為了避免過于理論化,我們從一個實驗入手看看功耗與溫度之間是如何相互關聯(lián)的。在14引腳的雙列直插式封裝外殼里裝入一個1歐電阻,電阻的兩端連接到引腳7和14,另外還要將一個溫度傳感器連接到引腳1和2,以便我們能了
邏輯器件相鄰引腳之間的寄生電容能夠在敏感的輸入法引腳上耦合出噪聲電壓。圖2.21描述了一個互容CM使得邏輯器件中引腳1和引腳2產(chǎn)生耦合的情形。可以用式:計算由電路1傳入電路2的串擾百分比:串擾=R2CM/T10%-90%其中
為了對地彈進行有效的預測,需要知道4個要素:邏輯器件的10~90%轉(zhuǎn)換時間,負載電容或電阻,引腳電感和轉(zhuǎn)換電壓。對于一個阻性負載R,可以用式:得到的電流變化率以及由式:定義的電感來計算地彈的幅值:對于一個容性
讓我們通過一個具體例子來看看地彈脈沖到底會有多大。例:地彈的測量為了這一測量我們將使用一個四觸發(fā)器,通過配置,使它輸出中的3個處于觸發(fā)狀態(tài),而第4個輸出固定保持為零。我們可以使3個有交輸出中的任何一個都能
圖2.17說明了地彈的情形。設想一個TTL D型八觸發(fā)器,由單一時鐘輸入,驅(qū)動一組32個存儲器的芯片組,以每條輸入線5PF計算,每條地址線的負載為160PF。假設進入D觸發(fā)器輸入點的數(shù)據(jù)建立時間較長而保持時間較短,圖2.17
圖2.16描繪了一個理想邏輯器件管芯引線連接的四引腳雙列直插式封裝器件。包含一個發(fā)送電路和一個電路。發(fā)送電路是推拉輸出電路,而事實上任何構(gòu)造的電路在高速情況下都同樣會出現(xiàn)這一問題。假定輸出驅(qū)動器的開關B剛剛
電壓容限是邏輯驅(qū)動器的保證輸出與邏輯接收器在最壞的情況下的靈敏度之間的差值。工作基于接收電壓的邏輯系列產(chǎn)品都有電壓容限,如同光學邏輯器件有光子容限,或者機械設備在BABBAGE引擎中有機械聯(lián)運容限一樣。圖2.1
數(shù)字信號主要的頻率分量都位于它的轉(zhuǎn)折頻率以下。轉(zhuǎn)折頻率FKNEE與脈沖上升時間TR相關,而與傳播延遲、時鐘速率或轉(zhuǎn)換頻率無關:信號傳播的整個路徑,包括器件封裝、電路板布局以及連接器等,如果要它們正確地分發(fā)轉(zhuǎn)換
理論上的數(shù)字邏輯設計重點關注的是邏輯門電路的傳播延遲。相比之下,高頻電子工程中的許多實際的問題通常只取決于一個更細微的指標:最小輸出轉(zhuǎn)換時間。圖2.13舉例說明了這一差別。較快的轉(zhuǎn)換時間會導致返回電流,串
消耗在端接電阻、下拉電阻以及其他偏置電阻上的功率使得電源總功率的負荷增加了,同時還增加了冷卻的要求?!隘B加偏置電流產(chǎn)生的動態(tài)功耗”文中解決了電路驅(qū)動外部負載的功耗問題。這一節(jié)將計算那些消耗在負載上的功
電流源輸出電路具有線性的優(yōu)勢,通常在一些專門的總路線應用中采用。當驅(qū)動一個長的總線時,其電流輸出自然而然地相互疊加,與電壓源輸出中非線性方式的相互影響形成鮮明對比。由于這些電路被設計線性甲類放大器,驅(qū)
用來計算TTL集電極開路輸出電路靜態(tài)功耗的公式如下:其中:VT=上拉電阻的有效端接電壓 R=端接電阻的有效值 VHI=高電平輸出(通常等于VT) VLO=低電平輸出 VEE=輸出晶體管的射極(或源極
圖2.9舉例說明了一個ECL或GAAS射極跟隨器輸出電路。該電路在HI和LO兩個狀態(tài)都有電流流過。對于10KH和10G產(chǎn)品系列,兩者的邏輯HI和LO輸出電壓都是相近的,盡管不同的ECL和GAAS射極耦合邏輯系列在溫度軌跡特性上存在細
在通用底板上先將各種開關、電位器、接線支架、輸入與輸出接線端子、電子管燈座等小零件逐一裝上,陶瓷燈座在安裝時必須注意圖示方位,這樣可以保持接線距離最近。其中電源變壓器,左、右聲道輸出變壓器由于
設計者經(jīng)常僅僅根據(jù)所接負載的直流輸入電流要求,冒險使推拉輸出電路的負載達到它的最大直流扇出能力。特別是當設計CMOS總線時這一想法尤其具有誘惑力,因為此時理論上的扇出能力是無限的。實際上重負載的總路線結(jié)構(gòu)