基于I2C總線(xiàn)的新型可編程增益放大電路的設(shè)計(jì)

本文提出了一種基于I2C總線(xiàn)的新型可編程增益放大器的設(shè)計(jì)方法，可根據(jù)輸入的模擬信號(hào)大小，自動(dòng)選擇量程進(jìn)行放大/衰減。

基于DDS技術(shù)的聲納信號(hào)模擬器

本文提出并實(shí)現(xiàn)了采用DDS技術(shù)的新型聲納信號(hào)模擬器。

高分辨率指數(shù)式數(shù)字電位器的設(shè)計(jì)

利用單片機(jī)對(duì)普通低分辨率線(xiàn)性數(shù)字電位器進(jìn)行指數(shù)化及高分辨率的改造，使通用型數(shù)字電位器達(dá)到音頻領(lǐng)域的應(yīng)用要求，并具有較好的通用性與較高的性?xún)r(jià)比。

CMOS多頻段低噪聲放大器設(shè)計(jì)

本設(shè)計(jì)中的并行式多頻段LNA為單個(gè)LNA，但能同時(shí)工作在不同頻段下且放大所需頻段的信號(hào)。

AD7705／7706在儀器儀表中的應(yīng)用

在工業(yè)過(guò)程控制、醫(yī)療器械、電子稱(chēng)及多媒體等許多應(yīng)用中，對(duì)系統(tǒng)的速度、功耗及成本等性能的要求越來(lái)越高。

高速ADC的低抖動(dòng)時(shí)鐘設(shè)計(jì)

本文主要討論采樣時(shí)鐘抖動(dòng)對(duì)ADC信噪比性能的影響以及低抖動(dòng)采樣時(shí)鐘電路的設(shè)計(jì)。

一種電流型DC/DC變換器的研制

開(kāi)關(guān)變換器通常采用電壓型和電流型兩種控制方式［1］。電壓型控制器只有電壓反饋控制，電流型控制器增加了電流反饋控制，電流型控制比電壓型控制的 PWM 具有許多優(yōu)點(diǎn).

基于VHDL語(yǔ)言的卷積碼編解碼器的設(shè)計(jì)

本文在闡述卷積 碼編解碼器基本工作原理的基礎(chǔ)上，提出了在MAX+PlusⅡ開(kāi)發(fā)平臺(tái)上基于VHDL語(yǔ)言設(shè)計(jì) （2，1，6）卷 積碼編解碼器的方法。仿真實(shí)驗(yàn)結(jié)果表明了該編解碼器的正確性和合理性。

高精度高速A/D轉(zhuǎn)換器時(shí)鐘穩(wěn)定電路設(shè)計(jì)

本文提出了一種延遲鎖相環(huán)（Delay -locked loop DLL）的設(shè)計(jì)方案，事實(shí)上，PLL主要是利用其中的鑒相器和濾波器監(jiān)測(cè)反饋時(shí)鐘信號(hào)與輸入時(shí)鐘信號(hào)，然后用產(chǎn)生的電壓差控制壓控振蕩器，從而產(chǎn)生一個(gè)近似于輸入時(shí)鐘的信號(hào)，最終達(dá)到鎖頻之目的。

H.264－－視聽(tīng)技術(shù)的革命

基于SAA7111A的模擬視頻轉(zhuǎn)換接口設(shè)計(jì)

本文介紹的方案主要采用集成電路設(shè)計(jì)，體積小，成本低，外圍模擬器件少，全部控制均可通過(guò)軟件實(shí)施，初始化和等待時(shí)間極短，可適用于板卡或小型手持終端等數(shù)字化多媒體應(yīng)用場(chǎng)合。

幀同步電路的設(shè)計(jì)

數(shù)字通信網(wǎng)中，常常把若干路低速數(shù)字信號(hào)合并成一個(gè)高速數(shù)字信號(hào)，通過(guò)高速信道傳輸以擴(kuò)大傳輸容量，提高傳輸效率。

一種新穎電壓取樣型電機(jī)保護(hù)器

本文描述了一種新穎電壓取樣型電機(jī)保護(hù)器的保護(hù)特性、以及過(guò)壓、欠壓、斷相(或錯(cuò)相)等特性。

多通道任意信號(hào)產(chǎn)生系統(tǒng)

該系統(tǒng)由多通道任意信號(hào)產(chǎn)生卡、可變頻率觸發(fā)卡、工業(yè)計(jì)算機(jī)和信號(hào)產(chǎn)生軟件四部分組成。

采用SAR結(jié)構(gòu)的8通道12位ADC設(shè)計(jì)

本文設(shè)計(jì)實(shí)現(xiàn)了一個(gè)8通道12位逐次逼近型ADC。轉(zhuǎn)換器內(nèi)部集成了多路復(fù)用器、并/串轉(zhuǎn)換寄存器和復(fù)合型DAC，實(shí)現(xiàn)了數(shù)字位的串行輸出。