成人黄色电影一级,日产国产欧美另类,国产在线无码精品

CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用

本文介紹一種利用CPLD器件實(shí)現(xiàn)的可編程的性能良好的IRIG-B碼源。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

CPLD器件時(shí)序芯片脈沖發(fā)生器
錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)一些惡劣的電磁環(huán)境對(duì)隨機(jī)存儲(chǔ)器（RAM）電路誤碼影響的情況，根據(jù)糾錯(cuò)編碼的基本原理，提出簡(jiǎn)單實(shí)用的能檢查兩位錯(cuò)誤并自動(dòng)糾正一位錯(cuò)誤的EDAC算法。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

電路 EDA DAC BSP
基于FPGA的高速高精度頻率測(cè)量的研究

本文介紹的測(cè)頻方法，不僅消除了直接測(cè)頻方法中對(duì)測(cè)量頻率需要采用分段測(cè)試的局際，而且在整個(gè)測(cè)試頻段內(nèi)能夠保持高精度不變。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

FPGA 高精度頻率測(cè)量 BSP
CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

采用VHDL語(yǔ)言設(shè)計(jì)，用CPLD控制模/數(shù)轉(zhuǎn)換電路，完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn)，具有容錯(cuò)和自檢能力。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

處理器數(shù)據(jù)采集系統(tǒng) 同步數(shù)據(jù)采集 CPLD
VHDL在高速圖像采集系統(tǒng)中的應(yīng)用設(shè)計(jì)

介紹高速圖像采集系統(tǒng)的硬件結(jié)構(gòu)及工作原理，講述FPGA在圖像采集與數(shù)據(jù)存儲(chǔ)部分的VHDL模塊設(shè)計(jì)，給出采集同步模塊的VHDL源程序。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

應(yīng)用設(shè)計(jì) 圖像采集系統(tǒng) 高速圖像采集 VHDL
I2C器件接口IP核的CPLD設(shè)計(jì)

根據(jù)單片機(jī)I2C串行擴(kuò)展的特點(diǎn)，在EDA軟件MaxplusII的環(huán)境下，利用AHDL語(yǔ)言，建立IP核。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

器件 CPLD IP核 I2C
基于Verilog-HDL的軸承振動(dòng)噪聲電壓峰值檢測(cè)

介紹模擬峰值電壓的檢測(cè)方式，敘述基于Verilog-HDL與高速A/D轉(zhuǎn)換器相結(jié)合所實(shí)現(xiàn)的數(shù)字式快速軸承噪聲檢測(cè)方法，給出相關(guān)的Verilog-HDL主模塊部分。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

振動(dòng) 電壓噪聲軸承
基于FPGA的核物理實(shí)驗(yàn)定標(biāo)器的設(shè)計(jì)與實(shí)現(xiàn)

介紹使用現(xiàn)代EDA手段設(shè)計(jì)核物理實(shí)驗(yàn)常用儀器——定標(biāo)器的原理和實(shí)現(xiàn)方法。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

集成 FPGA 定時(shí) BSP
PSD813F2在FPGA配置中的應(yīng)用

可編程外圍器件PSD應(yīng)用于單片機(jī)系統(tǒng)后，簡(jiǎn)化了單片機(jī)外圍電路的設(shè)計(jì)，增加了系統(tǒng)的可靠性；利用PSD與單片機(jī)組成的系統(tǒng)，通過(guò)計(jì)算機(jī)串口對(duì)FPGA進(jìn)行實(shí)時(shí)在線編程、仿真和配置。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

LCD FPGA 存儲(chǔ)器 PSD
在CPLD管理下實(shí)現(xiàn)高效多串口中斷源

針對(duì)嵌入式系統(tǒng)的精簡(jiǎn)特性，提出一種通過(guò)1個(gè)中斷源高效管理多個(gè)串行口的有效方法。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

多串口串口中斷 CPLD TE

首頁(yè) 上一頁(yè) 11161 11162 11163 11164 11165 11166 11167 11168 11169 11170 下一頁(yè) 尾頁(yè)

應(yīng)用

CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用

錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的高速高精度頻率測(cè)量的研究

CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

VHDL在高速圖像采集系統(tǒng)中的應(yīng)用設(shè)計(jì)

I2C器件接口IP核的CPLD設(shè)計(jì)

基于Verilog-HDL的軸承振動(dòng)噪聲電壓峰值檢測(cè)

基于FPGA的核物理實(shí)驗(yàn)定標(biāo)器的設(shè)計(jì)與實(shí)現(xiàn)

PSD813F2在FPGA配置中的應(yīng)用

在CPLD管理下實(shí)現(xiàn)高效多串口中斷源

活動(dòng)預(yù)告

論壇

相關(guān)標(biāo)簽

課程視頻