2021年午夜福利视频,无码免费视频大全观看,日韩精品黄色电影在线播放

抗輻射加固設(shè)計(jì)：FPGA在航空航天應(yīng)用中的三模冗余（TMR）實(shí)現(xiàn)

在浩瀚宇宙中，高能粒子如隱形的子彈，時(shí)刻轟擊著航天器的電子核心。對于FPGA而言，單粒子翻轉(zhuǎn)（SEU）可能導(dǎo)致邏輯狀態(tài)突變，引發(fā)災(zāi)/難性后果。此時(shí)，三模冗余（TMR）技術(shù)便成為守護(hù)系統(tǒng)可靠的“神盾”，它通過硬件代價(jià)換取極高的容錯能力，是航空航天FPGA設(shè)計(jì)的bi備策略。

電子設(shè)計(jì)自動化
2026-03-22

抗輻射加固設(shè)計(jì) FPGA 三模冗余
資源復(fù)用策略：利用Time-Multiplexing在小容量FPGA上實(shí)現(xiàn)大算法

在FPGA設(shè)計(jì)中，資源不足是工程師常面臨的“緊箍咒”。當(dāng)復(fù)雜的數(shù)字信號處理（DSP）算法或神經(jīng)網(wǎng)絡(luò)模型所需的邏輯單元（LUT）和DSP Slice遠(yuǎn)超芯片容量時(shí)，直接映射往往行不通。此時(shí)，Time-Multiplexing（時(shí)分復(fù)用）成為突破物理限制的“銀彈”。它通過分時(shí)共享硬件資源，以時(shí)間換空間，讓小容量FPGA也能跑通大算法。

電子設(shè)計(jì)自動化
2026-03-22

資源復(fù)用 Time-Multiplexing FPGA
Serdes高速接口：8b/10b與64b/66b編碼在Xilinx 7系列中的實(shí)戰(zhàn)實(shí)現(xiàn)

在FPGA高速設(shè)計(jì)領(lǐng)域，SerDes（串行器/解串器）是連接物理世界與數(shù)字邏輯的橋梁。無論是PCIe、以太網(wǎng)還是自定義高速鏈路，Xilinx 7系列的GTX/GTH收發(fā)器都是核心引擎。然而，僅僅擁有高速通道是不夠的，如何將并行數(shù)據(jù)“打包”成適合傳輸?shù)拇辛?，取決于線路編碼的選擇。8b/10b與64b/66b作為兩種主流方案，在實(shí)現(xiàn)復(fù)雜度與傳輸效率上各有千秋。

嵌入式分享
2026-03-22

Xilinx 7 Serdes
DDR4/DDR5控制器調(diào)試：讀寫分離與訓(xùn)練（Training）失敗的排查手冊

在高速存儲系統(tǒng)的調(diào)試中，DDR控制器的初始化訓(xùn)練堪稱“鬼門關(guān)”。當(dāng)系統(tǒng)啟動卡在Log的“Training”階段，或是高頻運(yùn)行下突發(fā)藍(lán)屏，往往源于信號完整性與協(xié)議訓(xùn)練的博弈。掌握讀寫分離的觀測技巧與系統(tǒng)化的故障排查流程，是打通這一“任督二脈”的關(guān)鍵。

智能硬件
2026-03-22

高速存儲 DDR4 Training
物理驗(yàn)證自動化：Perl腳本自動修復(fù)Calibre標(biāo)記錯誤的實(shí)戰(zhàn)進(jìn)階

在7/nm及以下先進(jìn)工藝中，物理驗(yàn)證（DRC/LVS）的規(guī)則數(shù)量呈指數(shù)級增長，單次運(yùn)行可能產(chǎn)生數(shù)萬條違/規(guī)信息。傳統(tǒng)的“人工讀報(bào)告-手動改版圖”模式不僅效率低下，還容易因疲勞操作引入新錯誤。利用Perl腳本結(jié)合Calibre的SVRF命令，實(shí)現(xiàn)“報(bào)告解析-自動修改-迭代修復(fù)”的閉環(huán)，是后端工程師提升TAT（周轉(zhuǎn)時(shí)間）的核心技能。

測試測量
2026-03-22

Calibre 物理驗(yàn)證 Perl腳本
混合信號仿真陷阱：Verilog-A模型與SPICE網(wǎng)表聯(lián)合仿真的收斂性問題

在現(xiàn)代SoC設(shè)計(jì)中，Verilog-A與SPICE網(wǎng)表的聯(lián)合仿真已成為混合信號驗(yàn)證的“標(biāo)準(zhǔn)配置”。Verilog-A以其高抽象層級提供了卓越的仿真速度，而SPICE網(wǎng)表則保證了晶體管級的物理精度。然而，當(dāng)這兩種不同抽象層級的描述在同一個(gè)仿真器中“碰撞”時(shí)，收斂性問題往往成為工程師的噩夢。仿真中途報(bào)錯、結(jié)果震蕩甚至直接崩潰，這些“陷阱”不僅消耗時(shí)間，更可能掩蓋致命的設(shè)計(jì)缺陷。

智能應(yīng)用
2026-03-22

混合信號 Verilog-A
腳本化布局：利用Skill語言在Cadence中自動生成重復(fù)單元陣列

在現(xiàn)代IC后端設(shè)計(jì)中，SRAM陣列、標(biāo)準(zhǔn)單元行或模擬匹配陣列的布局往往涉及成百上千次的重復(fù)操作。若依賴手工拖拽，不僅效率低下，還極易引入人為對齊誤差。此時(shí)，Cadence Virtuoso內(nèi)置的Skill語言便成為打破這一瓶頸的利器。通過編寫腳本，工程師能將枯燥的“復(fù)制粘貼”轉(zhuǎn)化為參數(shù)化的“程序生成”，實(shí)現(xiàn)布局的自動化與標(biāo)準(zhǔn)化。

嵌入式分享
2026-03-22

腳本 Cadence Skill語言
寄生參數(shù)反標(biāo)：Spectre仿真中SPF文件的精準(zhǔn)導(dǎo)入實(shí)戰(zhàn)

在深亞微米及先進(jìn)工藝節(jié)點(diǎn)下，連線延遲與耦合電容已不再是“二階效應(yīng)”，而是決定芯片時(shí)序收斂與信號完整性的“一階因素”。寄生參數(shù)提取（PEX）工具（如Calibre xACT或StarRC）生成的SPF（Standard Parasitic Format）文件，包含了版圖中電阻、電容的詳細(xì)分布信息。如何將這些“物理真實(shí)”精準(zhǔn)反標(biāo)至Cadence Spectre仿真環(huán)境中，是后仿真（Post-Layout Simulation）成敗的關(guān)鍵。

模擬技術(shù)
2026-03-22

寄生參數(shù) Spectre仿真
熱設(shè)計(jì)仿真：Icepak在PCB高功率密度區(qū)域的散熱模擬實(shí)戰(zhàn)

在芯片性能狂飆突進(jìn)的今天，PCB上的功率密度早已突破了傳統(tǒng)散熱的安全邊界。當(dāng)FPGA、大功率DC-DC模塊等熱源在狹小空間內(nèi)集中爆發(fā)時(shí)，單純依靠經(jīng)驗(yàn)設(shè)計(jì)或后期打補(bǔ)丁，往往會讓研發(fā)陷入“改了又改”的死循環(huán)。此時(shí)，ANSYS Icepak作為專業(yè)的電子散熱仿真利器，便成為工程師預(yù)判熱風(fēng)險(xiǎn)、優(yōu)化散熱方案的“透視眼”。

測試測量
2026-03-22

PCB 熱設(shè)計(jì)仿真 Icepak
異步時(shí)鐘設(shè)計(jì)：CDC同步器的選擇與亞穩(wěn)態(tài)仿真驗(yàn)證

在高速SoC設(shè)計(jì)中，隨著數(shù)據(jù)吞吐量的激增，單一時(shí)鐘域已無法滿足需求。CPU與DSP、高速接口與邏輯控制之間往往運(yùn)行在不同頻率下，跨時(shí)鐘域（CDC）信號傳輸成為“隱形炸彈”。亞穩(wěn)態(tài)（Metastability）——即觸發(fā)器在建立/保持時(shí)間違/規(guī)時(shí)輸出的不確定狀態(tài)——是CDC設(shè)計(jì)中無法徹底消除的物理現(xiàn)象，但通過合理的同步器設(shè)計(jì)與 rigorous 的仿真驗(yàn)證，可以將其風(fēng)險(xiǎn)控制在可接受范圍內(nèi)。

電子設(shè)計(jì)自動化
2026-03-22

異步時(shí)鐘 CDC

首頁上一頁 17 18 19 20 21 22 23 24 25 26 下一頁尾頁

發(fā)布文章

應(yīng)用

抗輻射加固設(shè)計(jì)：FPGA在航空航天應(yīng)用中的三模冗余（TMR）實(shí)現(xiàn)

資源復(fù)用策略：利用Time-Multiplexing在小容量FPGA上實(shí)現(xiàn)大算法

Serdes高速接口：8b/10b與64b/66b編碼在Xilinx 7系列中的實(shí)戰(zhàn)實(shí)現(xiàn)

DDR4/DDR5控制器調(diào)試：讀寫分離與訓(xùn)練（Training）失敗的排查手冊

物理驗(yàn)證自動化：Perl腳本自動修復(fù)Calibre標(biāo)記錯誤的實(shí)戰(zhàn)進(jìn)階

混合信號仿真陷阱：Verilog-A模型與SPICE網(wǎng)表聯(lián)合仿真的收斂性問題

腳本化布局：利用Skill語言在Cadence中自動生成重復(fù)單元陣列

寄生參數(shù)反標(biāo)：Spectre仿真中SPF文件的精準(zhǔn)導(dǎo)入實(shí)戰(zhàn)

熱設(shè)計(jì)仿真：Icepak在PCB高功率密度區(qū)域的散熱模擬實(shí)戰(zhàn)

異步時(shí)鐘設(shè)計(jì)：CDC同步器的選擇與亞穩(wěn)態(tài)仿真驗(yàn)證

活動預(yù)告

論壇

相關(guān)標(biāo)簽

課程視頻