引言

運(yùn)動(dòng)估計(jì)就是在幀間預(yù)測(cè)時(shí)設(shè)法找到當(dāng)前幀的像素(或圖像塊)是從上一幀圖像的什么位置移動(dòng)過(guò)來(lái)的，以該位置上的像素(或圖像塊)作為預(yù)測(cè)依據(jù)，以此提高預(yù)測(cè)的準(zhǔn)確性。由于H.264中的運(yùn)動(dòng)估計(jì)采用了一系列新技術(shù)，如七種塊尺寸(將一個(gè)宏塊分割成16×16、16×8、8×16、8×8、8×4、4×8、4×4七種類型的子塊進(jìn)行運(yùn)動(dòng)估計(jì))、1/4像素精度運(yùn)動(dòng)補(bǔ)償技術(shù)和多參考幀技術(shù)等，在使壓縮效率至少提高兩倍的同時(shí)，計(jì)算量也大大增加。實(shí)驗(yàn)結(jié)果表明，運(yùn)動(dòng)估計(jì)占H.264編碼器的60%~80%的時(shí)間。H.264中的運(yùn)動(dòng)估計(jì)由整數(shù)運(yùn)動(dòng)估計(jì)和分?jǐn)?shù)運(yùn)動(dòng)估計(jì)兩部分組成。由于不論是自然視頻圖像序列或是合成視頻圖像序列，實(shí)際對(duì)象的運(yùn)動(dòng)精度都是任意小的，所以引入分?jǐn)?shù)運(yùn)動(dòng)估計(jì)能非常準(zhǔn)確地描述對(duì)象的運(yùn)動(dòng)軌跡，能更進(jìn)一步去除視頻圖像序列的時(shí)間冗余，其精度達(dá)到了1/8像素精度。分像素的運(yùn)動(dòng)矢量如圖1所示。

圖1 分像素運(yùn)動(dòng)矢量

一般在實(shí)際應(yīng)用中，運(yùn)動(dòng)估計(jì)普遍采用分級(jí)搜索算法：首先在搜索區(qū)內(nèi)找到最佳整像素運(yùn)動(dòng)矢量，再在整像素最佳匹配點(diǎn)下尋找最佳1/2匹配點(diǎn)，得到半像素精度的運(yùn)動(dòng)矢量，接著在該半像素精度最佳匹配點(diǎn)周圍進(jìn)行1/4像素點(diǎn)搜索，得到1/4像素精度最佳匹配點(diǎn)以及相應(yīng)的運(yùn)動(dòng)矢量。由于分像素運(yùn)動(dòng)估計(jì)運(yùn)算量大，很多學(xué)者對(duì)分像素運(yùn)動(dòng)估計(jì)從算法上進(jìn)行優(yōu)化，提出了很多快速搜索算法，減少搜索點(diǎn)數(shù)目以達(dá)到降低運(yùn)算復(fù)雜度的目的。本文就是基于這個(gè)目的，在塊匹配算法的基礎(chǔ)上，提出了一種1/4像素精度的亞像素運(yùn)動(dòng)估計(jì)的硬件實(shí)現(xiàn)方法。在整像素運(yùn)動(dòng)估計(jì)的基礎(chǔ)上用10×10整像素陣列實(shí)現(xiàn)半像素精度和1/4像素精度的最佳匹配點(diǎn)搜索，在空間上具有更高的并行度，硬件實(shí)現(xiàn)簡(jiǎn)潔有效。

FME的運(yùn)動(dòng)矢量

幀間編碼宏塊中的每個(gè)塊或亞宏塊分割區(qū)域都是根據(jù)參考幀中同尺寸的區(qū)域預(yù)測(cè)得到的，它們之間的關(guān)系用運(yùn)動(dòng)矢量來(lái)表示。H.264對(duì)亮度成分和色度成分進(jìn)行亞像素搜索時(shí)，兩者之間的運(yùn)動(dòng)矢量是有差異的，對(duì)亮度成分采用1/4像素精度，色度成分采用1/8像素精度。

假定點(diǎn)H是在整像素運(yùn)動(dòng)估計(jì)中找到的最佳匹配點(diǎn)，在此基礎(chǔ)上再進(jìn)行1/2像素點(diǎn)的搜索，如點(diǎn)(bb，aa等)，如果MV的垂直和水平分量為整數(shù)，參考?jí)K相應(yīng)像素實(shí)際存在;如果其中一個(gè)或兩個(gè)為分?jǐn)?shù)，則參考?jí)K相應(yīng)的亮度和色度像素并不存在，需利用鄰近已編碼點(diǎn)進(jìn)行內(nèi)插而得。

內(nèi)插像素生成的步驟如下：

首先生成參考圖象亮度成分的半像素點(diǎn)。半像素點(diǎn)(如b、h、m)通過(guò)對(duì)相應(yīng)整像素點(diǎn)進(jìn)行6抽頭濾波得出，權(quán)重為(1/32、-5/32、5/8、5/8、-5/32、1/32)。b通過(guò)下式計(jì)算得出：

b=round((E-5F=20G+20H-5I+J)/32) (1)

類似的，h由A、C、G、M、R、T濾波得出。一旦鄰近(垂直或水平方向)整像素點(diǎn)的所有像素都計(jì)算出來(lái)，剩余的半像素點(diǎn)便可通過(guò)對(duì)6個(gè)垂直或水平方向的半像素點(diǎn)濾波得到。例如，j由cc、dd、h、m、ee、ff濾波得出。

半像素點(diǎn)計(jì)算出來(lái)后，在此基礎(chǔ)上，1/4像素點(diǎn)可通過(guò)線性內(nèi)插得出，如圖2所示。

圖2 亮度1/4像素內(nèi)插

1/4像素點(diǎn)(如a、c、i、k、d、f、n、q)由鄰近像素內(nèi)插而得，如

a=round((G+b)/2) (2)

剩余1/4像素點(diǎn)(p，r)由一對(duì)對(duì)角半像素點(diǎn)線性內(nèi)插得出，如e由b和h獲得。相應(yīng)地，對(duì)于色度成分的1/8像素精度的運(yùn)動(dòng)矢量，也同樣通過(guò)整像素點(diǎn)線性內(nèi)插得出，如圖3所示。

圖3 色度1/8像素內(nèi)插

其中：

a=round([(8-dx)(8-dy)A+dx(8-dy)B+(8-dx)dyC+dx dyD]/64) (3)

FME模塊算法原理及硬件實(shí)現(xiàn)
 

在本設(shè)計(jì)中，F(xiàn)ME搜索采用的是如圖4所示的菱形全搜索方法。

圖4 菱形全搜索

即先利用整像素運(yùn)動(dòng)估計(jì)搜索出最佳整像素點(diǎn)，再在最佳整像素匹配點(diǎn)的基礎(chǔ)上搜索出最佳整像素點(diǎn)周圍的36個(gè)亞像素點(diǎn)(假設(shè)在圖5中正中心點(diǎn)是最佳整像素匹配點(diǎn))。等36個(gè)亞像素點(diǎn)都計(jì)算出來(lái)后，加上正中心的最佳整像素點(diǎn)共37個(gè)像素點(diǎn)。比較這37個(gè)像素點(diǎn)的SATD的值，將SATD值最小的像素點(diǎn)確定為最佳的預(yù)測(cè)點(diǎn)。

由于H.264采用樹形結(jié)構(gòu)運(yùn)動(dòng)估計(jì)，每個(gè)宏塊可劃分成更小的子塊，其中4×4塊是宏塊劃分中最小的子塊，任何類型的子塊都可由若干個(gè)具有相同運(yùn)動(dòng)矢量的4×4塊組成，因此本設(shè)計(jì)在硬件實(shí)現(xiàn)時(shí)將4×4塊作為處理的基本單位?？紤]到硬件資源的節(jié)省及計(jì)算的并行度，在本設(shè)計(jì)模塊中每次能并行處理兩個(gè)4×4塊的亞像素點(diǎn)的搜索，一個(gè)宏塊(16×16)要分8次完成。

其中IME單元為FME單元提供10×10整像素點(diǎn)陣列，內(nèi)插法用于1/2像素點(diǎn)的插值，ave單元用于計(jì)算1/4像素精度的像素點(diǎn)，Sram單元用于存儲(chǔ)計(jì)算出來(lái)的亞像素點(diǎn)的值。比較器單元由diff、DCT、satd三個(gè)單元組成，用于比較這些亞像素的SATD值，確定最佳的亞像素預(yù)測(cè)值。

假設(shè)當(dāng)前處理的4×4塊在參考幀中的最佳整像素匹配塊(4×4塊為匹配的塊)，在硬件實(shí)現(xiàn)的過(guò)程中為減少搜索次數(shù)，只要搜索出圖5中對(duì)應(yīng)的5×5塊的每個(gè)整像素點(diǎn)左上角的15個(gè)亞像素點(diǎn)(，然后將相鄰整像素點(diǎn)左上角的亞像素點(diǎn)進(jìn)行組合后就能將當(dāng)前處理的4×4塊中每個(gè)整像素點(diǎn)周圍的36個(gè)亞像素點(diǎn)都計(jì)算出來(lái)。

圖5 最佳整像素匹配塊

本設(shè)計(jì)在硬件實(shí)現(xiàn)的過(guò)程中為提高計(jì)算的并行度，利用15個(gè)六抽頭濾波器，25個(gè)均值器等硬件資源來(lái)計(jì)算圖8所示的亞像素點(diǎn)的值，計(jì)算依據(jù)分別如公式1、2所示，硬件搜索計(jì)算過(guò)程如圖6所示。

圖6 亞像素點(diǎn)硬件搜索步驟

通過(guò)上述15個(gè)步驟就可將圖8所示的亞像素點(diǎn)全部計(jì)算出來(lái)，并將計(jì)算出來(lái)的亞像素點(diǎn)的值都存入到開辟的Sram中，以便在進(jìn)行P幀重構(gòu)時(shí)從Sram中直接取出最佳的預(yù)測(cè)值給相關(guān)的模塊。由于如上文所述在對(duì)每個(gè)4×4塊進(jìn)行亞像素搜索時(shí)要計(jì)算出對(duì)應(yīng)的5×5塊(如圖7所示4×4塊對(duì)應(yīng)的5×5塊)的每個(gè)整像素點(diǎn)左上角的15個(gè)亞像素點(diǎn)的值(如圖8所示的15個(gè)亞像素點(diǎn))，加上最佳整像素點(diǎn)共16個(gè)像素點(diǎn)的值都要存儲(chǔ)起來(lái)，且對(duì)應(yīng)的5×5塊中的每個(gè)整像素點(diǎn)左上角的亞像素點(diǎn)的像素值都是并行計(jì)算出來(lái)的(如step1計(jì)算點(diǎn)2，是將對(duì)應(yīng)的5×5塊的25個(gè)整像素點(diǎn)左上角對(duì)應(yīng)的點(diǎn)2一次全計(jì)算出來(lái))，所以在進(jìn)行一個(gè)4×4塊的亞像素搜索時(shí)，要存儲(chǔ)的像素點(diǎn)共有25×16個(gè)。由于在本設(shè)計(jì)模塊中每次能并行處理兩個(gè)4×4塊單元，即利用兩套FME模塊資源并行處理兩個(gè)4×4塊的亞像素搜索，一個(gè)宏塊(16×16)要分8次完成。考慮到數(shù)據(jù)組織的方便性，本設(shè)計(jì)在一套FME模塊中開辟兩塊Sram資源，一塊大小為104×128，一個(gè)地址存儲(chǔ)13個(gè)像素點(diǎn)的值(每個(gè)像素點(diǎn)的值占8bit)，另一塊大小為96×128，一個(gè)地址能存儲(chǔ)12個(gè)像素點(diǎn)的值(每個(gè)像素點(diǎn)的值占8bit)，地址深度128剛好能存儲(chǔ)8個(gè)4×4塊的亞像素點(diǎn)的像素值，所以兩套FME模塊中的Sram資源剛好能把一個(gè)宏塊的亞像素點(diǎn)的像素值都存儲(chǔ)起來(lái)。此設(shè)計(jì)在硬件的實(shí)現(xiàn)過(guò)程中計(jì)算并行度高，硬件實(shí)現(xiàn)簡(jiǎn)潔有效。

根據(jù)圖6所示的硬件架構(gòu)及上文描述的算法原理，利用Verilog HDL對(duì)其進(jìn)行建模，建立測(cè)試平臺(tái)在ModelSim環(huán)境中進(jìn)行編譯、仿真，驗(yàn)證其功能的準(zhǔn)確性。然后使用Synplify工具對(duì)其進(jìn)行綜合，工作頻率可達(dá)68MHz。在FPGA 驗(yàn)證平臺(tái)上，可實(shí)現(xiàn)對(duì)高清碼流(1920×1080)的編碼，利用Design Complier工具進(jìn)行綜合，在中芯國(guó)際0.18μm 工藝標(biāo)準(zhǔn)單元庫(kù)的基礎(chǔ)上，綜合后面積占150千門，工作時(shí)鐘頻率可達(dá)166MHz，達(dá)到了預(yù)期要求。

結(jié)語(yǔ)

H.264中的分?jǐn)?shù)運(yùn)動(dòng)估計(jì)能有效提高預(yù)測(cè)精度，但大大增加了計(jì)算復(fù)雜度。同整數(shù)運(yùn)動(dòng)估計(jì)一樣，分?jǐn)?shù)運(yùn)動(dòng)估計(jì)存在兩個(gè)主要問(wèn)題，一是計(jì)算量大，二是存儲(chǔ)訪問(wèn)量大。而本文提出與其他實(shí)現(xiàn)方法相比在空間上具有更高的并行度，處理能力更高，不但減少了大量中間數(shù)據(jù)的存儲(chǔ)與傳輸，節(jié)省了存儲(chǔ)器資源，而且簡(jiǎn)化了數(shù)據(jù)流和控制流，使硬件實(shí)現(xiàn)簡(jiǎn)潔有效，非常適合高分辨率視頻的分像素運(yùn)動(dòng)估計(jì)。