CMOS振蕩器設(shè)計
1 引言
一個典型的數(shù)字鎖相環(huán)結(jié)構(gòu)如圖1 所示，數(shù)控振蕩器DCO（Digital-Controlled Oscillator）是其中最關(guān)鍵和核心的部分。數(shù)控振蕩器DCO 輸出了可變頻率的振蕩波形，決定了整個鎖相環(huán)的噪聲性能和功耗。數(shù)字時間轉(zhuǎn)換器
（Digital LoopFilter）代替了模擬環(huán)形濾波器來控制DCO，由與參考時鐘的相位差來控制DCO 輸出或高或低的振蕩頻率，輸出振蕩信號由負(fù)反饋送到數(shù)字時間轉(zhuǎn)換器，使相位差減小，最終讓輸出信號頻率與參考時鐘頻率一致，即達到相位鎖定。整個DCO 因此不再需要含有電容或電感，同時也減少漏電流和電源噪音的問題。
圖1 數(shù)字鎖相環(huán)的基本結(jié)構(gòu)
2 電路結(jié)構(gòu)和原理
數(shù)控振蕩器有多種實現(xiàn)結(jié)構(gòu)，本文設(shè)計了一種完全采用靜態(tài)CMOS 邏輯電路的DCO結(jié)構(gòu)，該DCO基于由CMOS 反相器構(gòu)成的環(huán)形振蕩器，其電路結(jié)構(gòu)如圖2 所示。
圖2 電路結(jié)構(gòu)圖
如圖2 所示，每一級環(huán)形振蕩器均是5 個CMOS反相器串聯(lián)，并構(gòu)成閉環(huán)負(fù)反饋回路，每個反相器的輸出也與下一級環(huán)形振蕩器對應(yīng)的反相器輸出相連。根據(jù)巴克豪森準(zhǔn)則：振蕩器要產(chǎn)生振蕩，那么環(huán)路增益必須大于等于一且總相移有360°。因此環(huán)路中進行反相的次數(shù)必須是奇數(shù)，三個以上的奇數(shù)個CMOS 反相器串聯(lián)閉環(huán)回路，在一個微小的激勵下都能夠產(chǎn)生振蕩。單級環(huán)形振蕩器的振蕩頻率由反相器個數(shù)和其本征延遲決定，用n 表示反相器個數(shù)，tr 表示反相器上升沿延遲，tf 表示反相器下降沿延遲，頻率可以用下式表示為：
反相器下降延遲t f 和上升延遲t r 根據(jù)下列公式定義，式中Rn、Rp 分別為圖2（b）中反相器PMOS管M0、M1 和NMOS 管M2、M3 的等效電阻，Cout 為反相器輸出電容。
設(shè)置電路中所有MOSFET的溝道長度都為90nm工藝設(shè)計規(guī)范的默認(rèn)值0.1 μ m。因為在常溫下N 溝道中的電子遷移率大約是P 溝道中的空穴遷移率的2~3 倍，因此設(shè)置PMOS 管的寬度Wp 是NMOS 管寬度Wn 的2 倍，使反相器中NMOS 管和PMOS 管的等效電阻近似相等，即Rn=Rp，也就使tr=tf。
下降延遲t r 和上升延遲t f 相等可以讓環(huán)形振蕩器產(chǎn)生對稱性比較好的波形，提高振蕩器的抗噪聲性能。
每一級的5 個CMOS 反相器由一個高電平有效的輸入信號控制，同時打開或者關(guān)閉，讓DCO 中的環(huán)形振蕩器逐級打開或者逐級關(guān)閉。當(dāng)打開的環(huán)形振蕩器級數(shù)越多，電路中的振蕩電流越強，電路輸出的振蕩頻率就越快。反之，當(dāng)打開的環(huán)形振蕩器級數(shù)越少，電路中的振蕩電流減弱，但因為整個DCO中的環(huán)形振蕩器總級數(shù)是一定的，因此整個DCO 中的等效電容并沒有減少，所以輸出的振蕩頻率就會下降。因此，該數(shù)控振蕩器是通過控制打開的環(huán)形振蕩器級數(shù)，數(shù)字化地控制振蕩頻率，在DPLL中需要一個前置的數(shù)字環(huán)形濾波器提供輸入信號，控制各級振蕩器的打開或關(guān)閉。
當(dāng)所有環(huán)形振蕩器都打開時，無論該DCO 中總共有多少級環(huán)形振蕩器，DCO 輸出的振蕩波形的最大頻率fmax 都為式（1）表示的單個環(huán)形振蕩器振蕩頻率。輸出的最小頻率fmin 也就是當(dāng)只有一級環(huán)形振蕩器打開時的DCO 輸出頻率。由此分析，DCO 的增益可以如下式表示，式中N 為電路中總的環(huán)形振蕩器級數(shù)：
由上述分析可見，當(dāng)該DCO 中具有的總的環(huán)形振蕩器級數(shù)越多，可以輸出的fmin 越小，KDCO 也越小，也就是每一級環(huán)形振蕩器
所控制的頻率增減也越小，振蕩器線性度也就越好。
3 仿真結(jié)果
本文基于STMicroelectronics的90nm CMOS混合信號工藝，采用Cadence Virtuoso 設(shè)計軟件，使用Analog Environment 中的Spectre仿真器進行仿真。由于電路完全與數(shù)字集成電路工藝兼容，因此也可以采用諸如硬件描述語言來設(shè)計電路。
由32 級環(huán)形振蕩器構(gòu)成的數(shù)控振蕩器DCO 在Cadence Virtuoso 中的仿真電路如圖3 所示，在本文的仿真中，是使用直流電壓作為控制DCO 各級環(huán)形振蕩器打開或者關(guān)閉的輸入信號。
圖3 32級的DCO結(jié)構(gòu)仿真電路圖
電路中電源電壓VDD=1.2V，所有MOSFET 均采用9 0 n m 工藝庫中的標(biāo)準(zhǔn)電壓晶體管，S V T（Standard Vol tage Tr ansi st or ），其閾值電壓為Vthn=0.3V，|Vthp|=0.3V。當(dāng)32級環(huán)形振蕩器逐級打開，數(shù)控振蕩器輸出波形的振蕩頻率也逐級上升，整個數(shù)控振蕩器的頻率調(diào)節(jié)范圍如圖4 所示。
圖4 DCO輸出頻率調(diào)節(jié)曲線
當(dāng)32 級DCO中的18 級環(huán)形振蕩器打開的時候，DCO 的相位噪聲如圖5 所示。相位噪聲由Spectre 仿真器的pss 分析和pnoi se 分析測得。
圖5 打開18 級時的DCO相位噪聲
該32 級數(shù)控振蕩器的相位噪聲和功耗如表1 所示，隨著環(huán)形振蕩器逐級打開，相位噪聲和功耗都明顯上升，這是獲得高頻率輸出波形所付出的性能代價。先測得單個反相器的平均電流，測得各個打開的反相器平均電流均約為14 μ A，由下式可以得到電路的總功耗，式中N 為打開的環(huán)形振蕩器級數(shù)。
為了研究環(huán)形振蕩器級數(shù)對頻率調(diào)節(jié)范圍的影響，將數(shù)控振蕩器的級數(shù)減少至18 級或12 級，再分別測試其頻率調(diào)節(jié)范圍。三種不同級數(shù)數(shù)控振蕩器調(diào)節(jié)范圍的對比如圖6 所示，不同級數(shù)的數(shù)控振蕩器fmax 相等，但fmin 隨著數(shù)控振蕩器的總級數(shù)增加而減小，且KDCO 也變小，調(diào)節(jié)線性度更好。
圖6 不同級數(shù)數(shù)控振蕩器的頻率調(diào)節(jié)范圍
表1 數(shù)控振蕩器不同級打開時的相位噪聲和功耗
進一步測試器件尺寸對數(shù)控振蕩器性能的影響，當(dāng)器件寬度Wn 和Wp 增加，反相器中的平均電流增加，可以輸出更高的頻率并減小電路中器件噪聲導(dǎo)致的相位噪聲，這對高性能電路是有意義的，但電路功耗也隨之增加。對于18 級數(shù)控振蕩器，保持電路中全部MOSFET 的溝道長度不變，同時增大圖2（b）中的NMOS 管M2、M3 的Wn和PMOS 管M0、M1 的Wp至原尺寸的1.5 倍后測得的頻率調(diào)節(jié)范圍如圖7 所示，全部環(huán)形振蕩器共18 級打開后的DCO 功耗 及相位噪聲如表2 所示。
表2 器件尺寸不同時測得的功耗及相位噪聲
圖7 器件尺寸不同時測得的頻率調(diào)節(jié)范圍對比
4 結(jié)論
該數(shù)控振蕩器結(jié)構(gòu)采用全靜態(tài)CMOS 邏輯電路來設(shè)計，獲得了線性度較好的頻率調(diào)節(jié)范圍，在90nm混合信號工藝條件下全DCO電路功耗在3mV左右，10MHz處相位噪聲低于-110 dBc/Hz，性能相比傳統(tǒng)LC 壓控振蕩器有過之而無不及，非常適合應(yīng)用于高性能數(shù)字電路中。在用該數(shù)控振蕩器結(jié)構(gòu)設(shè)計DPLL 時，應(yīng)進一步增加環(huán)形振蕩器級數(shù)以提供線性度更好的可調(diào)輸出頻率范圍，并需要前置數(shù)字環(huán)形濾波器提供相配合的控制信號。
下載文檔
