摘要：為實(shí)現(xiàn)尺寸較大、內(nèi)部結(jié)構(gòu)較為復(fù)雜的星栽電子設(shè)備的多余物自動(dòng)檢測，設(shè)計(jì)了以EZ-USB FX2和CPLD芯片為核心器件的數(shù)據(jù)采集卡，實(shí)現(xiàn)了四通道的同步數(shù)據(jù)采集和傳輸。此系統(tǒng)包括數(shù)據(jù)采集、數(shù)據(jù)緩存以及數(shù)據(jù)控制和傳輸，分別采用了采樣率為500 k的12位A／D轉(zhuǎn)換器件AD7892、16 kx18位的FIFO CY7C4265、EPM7064和USB芯片CY7C68013。重點(diǎn)介紹了數(shù)據(jù)采集系統(tǒng)的硬件組成和軟件設(shè)計(jì)，包括USB的固件程序、CPLD的控制程序和主機(jī)用戶程序。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能達(dá)到穩(wěn)定傳輸速度為15．4 MB／s，保證了四通道同時(shí)以500 k的采樣率工作的穩(wěn)定性和正確性。
關(guān)鍵詞：多余物；電子設(shè)備；USB；CPLD；CY7C68013

    星載電子設(shè)備是航天電子系統(tǒng)中不可缺少的電氣部分，直接影響著航天電子系統(tǒng)的可靠性。多余物是影響電子設(shè)備可靠性的主要因素之一。多余物是指在電子設(shè)備生產(chǎn)、制造、封裝及使用過程中在其密封腔體內(nèi)部殘留或產(chǎn)生的各種金屬或非金屬顆粒。在航天設(shè)備工作過程中，外部沖擊或振動(dòng)使多余物游離隨機(jī)運(yùn)動(dòng)碰撞，可能導(dǎo)致電子設(shè)備內(nèi)部器件誤動(dòng)作或失效，甚至造成航天事故，是亟待解決的重大問題。
    微粒碰撞噪聲檢測法(Particle Impact Noise Detection，PIND)是目前應(yīng)用最為廣泛的一種多余物檢測方法。目前，元器件級(jí)(如繼電器)的PIND方法已經(jīng)被列入我國軍事工業(yè)標(biāo)準(zhǔn)，對保證我國應(yīng)用于航天型號(hào)中軍用電子元器件有無多余物起到了重要的作用。相對于電子元器件，電子設(shè)備的尺寸更大、重量更重、內(nèi)部結(jié)構(gòu)更為復(fù)雜，由于電子設(shè)備和電子元器件在諸多方面的差異，使得電子元器件的PIND方法無法適用于電子設(shè)備。針對電子設(shè)備這樣系統(tǒng)級(jí)的多余物檢測方法，還沒有標(biāo)準(zhǔn)可循，相關(guān)的研究還處于探索階段。
    數(shù)據(jù)采集技術(shù)是多余物檢測系統(tǒng)中一個(gè)極為重要的信息處理環(huán)節(jié)，考慮到利用各通道數(shù)據(jù)的相關(guān)性分析，采用同步實(shí)時(shí)的多通道信號(hào)采集技術(shù)，可為自動(dòng)判別多余物的存在與否提供了較為豐富的數(shù)據(jù)。數(shù)據(jù)傳輸給上位機(jī)有多種方式，USB支持主機(jī)與各種即插即用的外設(shè)之間進(jìn)行數(shù)據(jù)傳輸，支持不同速率的同步和異步傳輸方式，理想的最高傳輸速率可達(dá)480 Mb／s，具有傳輸數(shù)率高和便攜等特點(diǎn)。USB設(shè)備應(yīng)用于數(shù)據(jù)的實(shí)時(shí)采集是非常合適的，已逐漸取代各種傳統(tǒng)的設(shè)備(如RS232、PCI設(shè)備等)，在實(shí)際中應(yīng)用更加方便。目前，市場上現(xiàn)有的USB數(shù)據(jù)采集卡較多，但成本較高、非同步采集和傳輸靈活性差等缺點(diǎn)。
    本文是在星載電子設(shè)備的多余物檢測系統(tǒng)的需求下，依據(jù)電子設(shè)備尺寸更大、重量更重、內(nèi)部結(jié)構(gòu)更為復(fù)雜以及多余物信號(hào)的頻率特性，設(shè)計(jì)并實(shí)現(xiàn)了采樣速率為500 k的四通道同步實(shí)時(shí)數(shù)據(jù)連續(xù)采集系統(tǒng)，采用USB傳輸方式。

1 系統(tǒng)總體設(shè)計(jì)
    本系統(tǒng)是將輸入的四路模擬信號(hào)通過前端的信號(hào)調(diào)理電路進(jìn)行調(diào)理，再經(jīng)過轉(zhuǎn)換器件AD7892轉(zhuǎn)換成數(shù)字信號(hào)量，經(jīng)過外部FIFO(先進(jìn)先出)CY7C4265的緩存，將采集到的數(shù)據(jù)有序且快速地傳輸至USB控制器CY7C68013，再將數(shù)據(jù)傳輸至上位機(jī)進(jìn)行分析和處理。當(dāng)上位機(jī)發(fā)出采集數(shù)據(jù)控制命令后，經(jīng)CY7C68013分析，通知邏輯控制芯片EPM7064對A／D和外部FIFO進(jìn)行初始化，并啟動(dòng)A／D開始采集數(shù)據(jù)。四通道數(shù)據(jù)采集卡結(jié)構(gòu)框圖如圖1所示。

2 系統(tǒng)硬件設(shè)計(jì)
    本系統(tǒng)硬件設(shè)計(jì)主要由數(shù)據(jù)采集模塊、數(shù)據(jù)緩存模塊以及數(shù)據(jù)控制和傳輸模塊組成。
2．1 數(shù)據(jù)采集模塊
    前端的模擬信號(hào)量通過信號(hào)調(diào)理電路進(jìn)行放大、濾波、整形，再經(jīng)過電壓跟隨電路將信號(hào)傳送至AD7892轉(zhuǎn)換成數(shù)字量。AD7892是一款高速、低功耗、12位轉(zhuǎn)換精度的模數(shù)轉(zhuǎn)換器件，內(nèi)部集成電壓跟蹤保持器和過電壓保護(hù)電路。AD7892由外部電源系統(tǒng)提供5 V的采樣參考電壓，外部邏輯控制器件CPLD提供500 k的采樣頻率，可采集-5～+5 V的模擬量。由此得到可輸入的最小模擬電壓：1 LSB=10 V／4 096=2．44 mV。
2．2 數(shù)據(jù)緩存模塊
    系統(tǒng)為四通道連續(xù)且同步采集，每一次采集的數(shù)據(jù)量較大，而只有一個(gè)USB控制器，必須設(shè)計(jì)數(shù)據(jù)緩存模塊。數(shù)據(jù)緩存芯片采用了Cypr-ess公司的16 Kx18位的FIFO CY7C4265芯片。此芯片是一款高速、低功耗CMOS時(shí)鐘存儲(chǔ)器，它的讀寫端口使用同步接口，每一個(gè)端口的時(shí)鐘都是相互獨(dú)立的，這些時(shí)鐘可以是同步，也可以是異步州。這使得FIFO的讀寫端口能以不同的速度運(yùn)行，其寫時(shí)鐘端口與AD7892的采樣保持同步，保證了數(shù)據(jù)的不丟失。

2．3 數(shù)據(jù)控制和傳輸模塊
    EZ—USB FX2系列芯片CY7C68013簡化結(jié)構(gòu)框圖如圖2所示。該芯片支持USB2．0規(guī)范，同時(shí)向下兼容USB1．1規(guī)范的單片機(jī)。該芯片把USB2．0收發(fā)器、串行接口引擎SIE、增強(qiáng)的8051內(nèi)核、GPIF等集成于一體，內(nèi)含4 kB的FIFO(端點(diǎn)緩沖區(qū))，可配置為不同大小緩沖區(qū)的IN或OUT端點(diǎn)(EP2、EP4、EP6、EP8)，具有USB協(xié)議的4種傳輸方式，即控制方式、中斷方式、批量方式和同步傳輸方式。Cypress公司為用戶使用FX2提供了較為完善的軟件開發(fā)工具包，降低了系統(tǒng)的開發(fā)難度。

    FX2可配置成3種不同的接口模式，即Ports、GPIFMaster和Slave FIFO模式。在Slave FIFO模式下，F(xiàn)IFO[1：0]引腳作為地址線選擇4個(gè)端點(diǎn)FIFO中的一個(gè)與FD總線連接，SLCS相當(dāng)于片選信號(hào)。Slave FIFO模式又分為異步方式和同步方式的傳輸。在異步方式下，SLRD和SLWR是讀／寫選通信號(hào)；同步方式下，SLRD和SLWR作為IFCLK時(shí)鐘引腳的使能信號(hào)。Slave FIFO模式是將FX2的FIFO作為外部控制器(CPLD或MCU)的從屬FIFO，外部控制器可像對普通FIFO一樣對FX2的FIFO進(jìn)行讀寫。USB在傳輸數(shù)據(jù)時(shí)不考慮包的大小，可以明顯提高效率，加快了開發(fā)的進(jìn)度。本系統(tǒng)采用了Slave FIFO模式的異步方式進(jìn)行數(shù)據(jù)傳輸。
    系統(tǒng)控制結(jié)構(gòu)框圖如圖3所示。在數(shù)據(jù)控制和傳輸模塊中，邏輯控制器件EPM7064為模數(shù)轉(zhuǎn)換器件AD7892、CY7C4265以及EZ—USBFX2 CY7-C68013提供時(shí)序信號(hào)，通過調(diào)整、配合各芯片之間的通訊，控制四路數(shù)據(jù)采集和緩存模塊有序而快速地將數(shù)據(jù)傳輸至USB，保證各環(huán)節(jié)的數(shù)據(jù)采集和傳輸?shù)臄?shù)據(jù)同步不丟失，是整個(gè)控制系統(tǒng)的核心。

3 系統(tǒng)軟件模塊設(shè)計(jì)
3．1 USB固件程序
    固件程序采用Cypress公司提供的固件程序框架，主要負(fù)責(zé)完成芯片初始化，對芯片進(jìn)行配置、設(shè)備請求、數(shù)據(jù)傳輸?shù)认鄳?yīng)的工作，完成特定的目的。
    本系統(tǒng)設(shè)計(jì)的固件程序?qū)X2配置為Slave FIFO模式，總線寬度為16位，在4個(gè)端點(diǎn)中，EP2和EP4未使用，EP6和EP8配置如表1所示。由于采用自動(dòng)輸入輸出模式，主機(jī)和單片機(jī)是通過旁路FX2的CPU而直接連接的，所有數(shù)據(jù)直接通過EP6或EP8管道提交，不需固件程序的干預(yù)。標(biāo)志引腳(FLAGA、FLAGB)掌握FX2各端點(diǎn)FIFO的狀態(tài)，F(xiàn)LAGB定義為輸入端點(diǎn)的滿標(biāo)志，當(dāng)數(shù)據(jù)滿時(shí)該引腳為低電平；FLAGB定義為輸出端點(diǎn)EP8的空標(biāo)志，當(dāng)主機(jī)傳來的數(shù)據(jù)被讀空時(shí)該引腳為低電平。

    固件框架函數(shù)流程圖如圖4所示。TD_Init()函數(shù)是在設(shè)備重枚舉和任務(wù)調(diào)度啟用之前被調(diào)用，初始化用戶的全局狀態(tài)變量，規(guī)定各種端點(diǎn)資源的使用；TD_Poll()函數(shù)在設(shè)備工作期間被重復(fù)調(diào)用，包含一個(gè)執(zhí)行外設(shè)功能的狀態(tài)機(jī)：TD_Suspend()函數(shù)在框架進(jìn)入掛起狀態(tài)之前被調(diào)用，包含使設(shè)備進(jìn)入低功耗狀態(tài)的程序。

3．2 CPLD控制程序
    邏輯控制器件EPM7064為模數(shù)轉(zhuǎn)換器件AD7892、CY7C4265以及EZ—USB FX2 CY7C68013提供普通的時(shí)序信號(hào)、握手信號(hào)(滿、半滿、空標(biāo)志信號(hào))、讀寫信號(hào)和輸入輸出允許信號(hào)。A／D的采樣頻率、外部FIFO和USB內(nèi)部FIFO的讀寫時(shí)鐘均由EPM7064對外部時(shí)鐘的分頻和控制產(chǎn)生。
CHLD在完成這些端口FIFO的操作時(shí)，采用Verilog HDL硬件描述語言實(shí)現(xiàn)了這些操作，并在ALTERA公司提供的Quartus II 8．0開發(fā)工具綜合編譯并映射到CPLD中。
    由于系統(tǒng)對USB采取了Slave FIFO模式異步方式讀寫數(shù)據(jù)，所以與訪問外部FIFO的讀寫時(shí)序類似。向FIFO寫數(shù)據(jù)的狀態(tài)設(shè)計(jì)進(jìn)程如下。如圖5所示。

    a：查詢控制信號(hào)線是否有寫事件(電平變化)發(fā)生，有就轉(zhuǎn)移到狀態(tài)b，否則保持在狀態(tài)a；
    b：分配FIFOADR[1：0]=10，F(xiàn)IFO指針指向輸入端點(diǎn)，轉(zhuǎn)向狀態(tài)c；
    c：檢查FIFO的滿標(biāo)志是否為“假”(FIFO不滿)則轉(zhuǎn)向狀態(tài)d．否則保留在狀態(tài)c；
    d：把外部數(shù)據(jù)放在FD[15：0]上，同時(shí)激活SLWR，然后轉(zhuǎn)向狀態(tài)e；
    e：假如有更多的數(shù)據(jù)要傳輸，則轉(zhuǎn)向狀態(tài)b，否則轉(zhuǎn)到狀態(tài)a。
    Slave FIFO模式的讀數(shù)據(jù)狀態(tài)設(shè)計(jì)進(jìn)程類似。
3．3 驅(qū)動(dòng)程序的設(shè)計(jì)和安裝
    USB設(shè)備的驅(qū)動(dòng)程序是開發(fā)USB外設(shè)的關(guān)鍵。設(shè)計(jì)的目標(biāo)是在設(shè)備插上后，主機(jī)能通過USB總線自動(dòng)下載該固件程序到EZ—USB外設(shè)芯片中，并自動(dòng)完成該固件程序，建立起主機(jī)端與設(shè)備的通訊。USB的驅(qū)動(dòng)程序包括通用驅(qū)動(dòng)程序和固件下載驅(qū)動(dòng)程序。前一個(gè)驅(qū)動(dòng)程序采用EZ—USB軟件和硬件開發(fā)包提供的ezusb．sys驅(qū)動(dòng)程序，可以直接使用，后一個(gè)驅(qū)動(dòng)程序需自在固件程序框架下自行編寫并在DDK的環(huán)境下編譯生成。
    所有的USB設(shè)備都至少具有一個(gè)VID和PID，VID和PID通過設(shè)備描述符表提交給Windows系統(tǒng)。同時(shí)，Windows系統(tǒng)使用INF文件將某一VID和PID綁定到某一設(shè)備驅(qū)動(dòng)程序。這樣，Windows系統(tǒng)在知道了設(shè)備的VID和PID后，就通過存儲(chǔ)在INF文件中的信息查找該設(shè)備的驅(qū)動(dòng)程。其中，INF文件是需編寫的安裝信息文件，開發(fā)人員只需修改INF文件中的VID、PID以及相應(yīng)的設(shè)備描述符。
3．4 應(yīng)用程序設(shè)計(jì)
    應(yīng)用程序完成的主要功能有：啟動(dòng)／關(guān)閉USB設(shè)備，檢測USB設(shè)備，設(shè)置A／D，數(shù)據(jù)采集、顯示和存儲(chǔ)等。
    同步實(shí)時(shí)系統(tǒng)對多任務(wù)的要求比較普遍，在后臺(tái)采集數(shù)據(jù)、進(jìn)行數(shù)據(jù)顯示的同時(shí)，還要在前臺(tái)界面對用戶的操作做出響應(yīng)，使用傳統(tǒng)的單線程編程技術(shù)效率較低，無法及時(shí)處理，必須充分利用Windows的多任務(wù)處理功能，采用多線程編程技術(shù)來處理數(shù)據(jù)。本系統(tǒng)采用Visual C++6.0作為程序的開發(fā)環(huán)境，并且充分運(yùn)用了多線程的編程思想。在程序中設(shè)置3個(gè)線程：主線程負(fù)責(zé)用戶界面，它的生存周期就是整個(gè)應(yīng)用程序的生存周期，用戶的動(dòng)作(如鼠標(biāo)事件、鍵盤事件等)都會(huì)觸發(fā)主線程的消息機(jī)制，從而完成對用戶的響應(yīng)；而兩個(gè)分離的輔助線程分別負(fù)責(zé)數(shù)據(jù)的采集存儲(chǔ)、數(shù)據(jù)處理和顯示。

4 系統(tǒng)調(diào)試
    在系統(tǒng)調(diào)試過程中，采用Perisoft公司提供的Bus Hound調(diào)試工具，測試得到：USB的傳輸速率可達(dá)1．5．4 MB／S，如圖6所示。這與USB系統(tǒng)時(shí)鐘和外圍電路設(shè)計(jì)相關(guān)，也就保證了在采樣率為500 k下的四通道USB采集卡，可以滿足采集卡四通道同步工作。其次，采用Cypr-ess公司提供的EZ—USB Control Panel和Bus Hound調(diào)試工具軟件對采集卡采集到的數(shù)據(jù)進(jìn)行控制和監(jiān)測，如圖7和圖8所示。將二者得到的數(shù)
據(jù)進(jìn)行對比，從結(jié)果驗(yàn)證了系統(tǒng)數(shù)據(jù)傳輸?shù)恼_性。

    圖9為上位機(jī)軟件操作和顯示界面。函數(shù)發(fā)生器輸出2 V、100 Hz正弦波，上位機(jī)將數(shù)據(jù)采集卡采集數(shù)據(jù)進(jìn)行計(jì)算并顯示，與函數(shù)發(fā)生器輸出波形完全吻合，從而進(jìn)一步驗(yàn)證了系統(tǒng)數(shù)據(jù)傳輸?shù)恼_性。圖10為星載電子設(shè)備多余物檢測數(shù)據(jù)顯示界面。

5 結(jié)論
    針對尺寸大、重量重、內(nèi)部結(jié)構(gòu)較復(fù)雜的星載電子設(shè)備多余物數(shù)據(jù)采集系統(tǒng)，設(shè)計(jì)了基于USB的四通道同步實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)。試驗(yàn)結(jié)果表明，USB穩(wěn)定的傳輸速率可達(dá)15．4 MB／s，保證了采集卡各通道在500 k的采樣速率下可以同時(shí)工作，對數(shù)據(jù)進(jìn)行大量且不丟失的采集和傳輸。采用多線程技術(shù)，對采集的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理、顯示及轉(zhuǎn)儲(chǔ)等。為實(shí)現(xiàn)電子設(shè)備多余物存在與否的自動(dòng)判別提供了可靠的數(shù)據(jù)。