摘要：在研究Delta變換型UPS拓撲結構的基礎上，通過改進逆變器的控制方法，提出了一種基于現(xiàn)場可編程門陣列(FPGA)的SPWM控制器實現(xiàn)方案。該控制器具有載波、調制波的頻率和幅度均可在線調節(jié)，死區(qū)時間可預置，并具有閉環(huán)調節(jié)功能等特點。整個電路通過FPGA芯片實現(xiàn)，采用硬件描述語言(VHDL)與原理圖輸入相結合的方法，完成了整個功能模塊的設計，使得控制系統(tǒng)更加簡單可靠。對所設計的控制器進行了功能和時序仿真，仿真結果驗證了設計的正確性和可行性。
關鍵詞：Delta變換型UPS；現(xiàn)場可編程門陣列；正弦脈寬調制；逆變器

0 引言
    UPS(Uninterrupted Power Suapply)又稱為不間斷電源，它通常被置于市電電網和用電負載之間，其目的是改善對負載的供電質量，并在市電故障時，保證負載設備的正常運行。隨著電力電子技術的發(fā)展，一種全新的UPS拓撲被提出，即Delta變換型UPS。這種UPS由兩個變換器構成，既保留了傳統(tǒng)在線式UPS的全部在線功能和輸出電壓高質量，又使得很多關鍵性能指標得到改善，不僅消除了對電網的污染，更重要的是輸出能力高、可靠性強，可以說是目前比較理想的UPS系統(tǒng)。
    除了主功率拓撲以外，UPS的控制部分對其整體性能的影響也是至關重要的。當今逆變控制器多以通用微處理器(DSP／MCU)為核心進行全數字化控制，這種以軟件為主的方案較大程度上依賴于微處理器的性能，從而限制了逆變器性能的發(fā)揮。FPGA以其可靠性高、功耗低、保密性強、靈活的程序設計等特點，大大簡化了控制系統(tǒng)結構，并可實現(xiàn)多種高速算法，具有較高的性價比。與由純軟件控制的數字系統(tǒng)相比，它用硬件連線實現(xiàn)算法，加快了運算速度，可以實現(xiàn)真正意義上的并行計算，提高了系統(tǒng)抗干擾性能。為此，近幾年來逆變控制器的FPGA實現(xiàn)技術的研究越來越受到關注，已成為逆變控制器發(fā)展的新方向之一。

1 Delta變換型UPS的結構
    Delta變換型UPS主要由Delta變壓器、Delta逆變器、主逆變器、主靜態(tài)開關、旁路靜態(tài)開關、輸入／輸出濾波器及蓄電池組等部分構成(見圖1)。Delta逆變器通過Delta變壓器串聯(lián)在市電電源與負載之間，其容量約為系統(tǒng)總容量的20％，主逆變器并聯(lián)在系統(tǒng)輸出端，其容量等于UPS系統(tǒng)容量。當輸入電源電壓波動小于±15％，頻率波動小于±3％時，由Delta逆變器和市電電源共同對負載供電，其穩(wěn)壓精度為±1％(其中85％～100％來自市電電源，0％～15％來自Delta逆變器)；當輸入電源超過上述電壓和頻率范圍時，系統(tǒng)轉入蓄電池供電方式，由主逆變器為負載提供100％的不間斷純凈正弦波電源。市電正常時，Delta逆變器只需補償與市電電壓和系統(tǒng)輸出電壓差有關的功率，故損耗小，效率高，功率余量大，過載能力強。

2 SPWM控制器的硬件實現(xiàn)
    在Delta變換型UPS的各個組成部分中，最關鍵的部分是逆變器，對逆變器的控制在很大程度上決定了整個電源的性能?，F(xiàn)采用FPGA完成了SPWM控制器的設計，整體框圖如圖2所示，主要包括：標準正弦信號產生模塊、三角波產生模塊、SPWM信號產生模塊、A／D控制模塊及反饋模塊等。下面采用VHDL語言對每一個模塊進行RTL級代碼設計。

2．1 標準正弦信號產生模塊
    采用DDS技術將一個完整周期的正弦波1 024等分后，把數據存儲到ROM中，在每次系統(tǒng)時鐘的上升沿到來時，相位累加器(32位)將頻率控制字與相位輸出值相加，取累加器的高10位作為地址進行ROM查表，調用ROM中的數據即可實現(xiàn)正弦信號。
    正弦輸出信號的頻率f0由系統(tǒng)時鐘頻率fs與頻率控制字K共同決定：
   
    其中頻率控制字K通過鍵盤輸入，因此可通過改變頻率控制字來改變輸出信號的頻率，從而得到頻率可調的正弦波信號。
    該系統(tǒng)需要三個相位彼此相差120°的SPWM脈沖信號。傳統(tǒng)設計需要在FPGA內部存儲三個正弦函數表，非常浪費芯片的邏輯資源。本文只對A相進行離散化處理，另外兩相依據相位差±120°，即取B相時，將A相時刻的地址位加上1／3的周期約341，取C相時，將A相時刻的地址位減去1／3的周期約341即可。
2．2 三角波產生模塊
    這里通過一個10位的可逆計數器來產生數字化的三角波?？赡嬗嫈灯鲗ο到y(tǒng)時鐘不斷地進行計數，先執(zhí)行加法從0計數到1 024，再執(zhí)行減法從1 024到0，周而復始，生成數字化三角載波。
2．3 反饋模塊
    為了保證輸出電壓的穩(wěn)定，采用電壓瞬時值反饋，將逆變器輸出的電壓瞬時值按一定比例采樣處理后，與標準正弦形狀的逆變器輸出基準電壓相減，以得到瞬時的輸出電壓誤差，然后再對此誤差進行比例積分調節(jié)，并將其作為調制波與三角載波進行比較得到SPWM脈沖。由于跟蹤的是瞬時電壓的變化，其輸出波形畸變較低。
2．4 SPWM信號產生模塊
    采用雙極性自然采樣法，將FPGA生成的 3 路正弦波與三角波進行數字量比較。當正弦波數值大于等于三角波數值時，比較器輸出高電平；當正弦波數值小于三角波數值時，比較器輸出低電平，從而產生6路SPWM波。由于開關器件的開關速率限制，為了防止上下橋臂產生直通現(xiàn)象而損壞開關器件，在產生SPWM波時要設置死區(qū)時間。
    本模塊的設計采用狀態(tài)機的設計方法，將反饋模塊輸出的調制波幅值取為sin，三角波計數器的計數值為tri，死區(qū)時間控制量為ed，在生成SPWM波的過程中，設置4個狀態(tài)S0，S1，S2，S3。
    (1)S0狀態(tài)為三角波計數器增計數，且tri=sin，雙路輸出DH，DL均為0；延時一段時間，進入S1狀態(tài)；
    (2)S1狀態(tài)為三角波計數器增計數，且tri=sin+ed，DH輸出為0，DL輸出為1；延時一段時間，進入S2狀態(tài)；
    (3)S2狀態(tài)為三角波計數器減計數，且tri=sin，雙路輸出DH，DL均為0；延時一段時間，進入S3狀態(tài)；
    (4)S3狀態(tài)為三角波計數器減計數，且tri=sin-ed，DH輸出為1，DL輸出為0；延時一段時間，進入S0狀態(tài)。
    更改ed值就可以實現(xiàn)任意死區(qū)的控制，死區(qū)時間的選取取決于逆變電路的設計要求。仿真波形如圖3所示。

2．5 系統(tǒng)仿真
    完成各個模塊代碼設計后，對SPWM控制系統(tǒng)進行仿真。根據需要，取調制波頻率為400Hz，載波頻率為20 kHz，仿真結果如圖4所示，可以看出輸出信號DHA，DLA，DHB，DLB，DHC，DLC都是按正弦規(guī)律變化的，設計滿足要求。

3 結語
    本文在研究Delta變換型UPS拓撲結構的基礎上，通過FPGA實現(xiàn)了數字化SPWM逆變控制器的設計，仿真結果基本滿足系統(tǒng)的要求。與傳統(tǒng)控制電路相比，該控制器具有速度快、精度高、通用性強，性能穩(wěn)定、結構緊湊、研制周期短等優(yōu)點。可以根據需要在線調節(jié)輸出頻率，死區(qū)時間等值，系統(tǒng)更具人性化。該控制器可以廣泛應用于電力電子器件的驅動控制，具有很好的應用價值，為課題的后續(xù)研究奠定了基礎。