摘 要： 介紹了基于Nios II 的多功能數碼相框的實現。系統基于Nios II處理器，設計用戶自定義模塊，構建了靈活性高、可重配置的SoPC系統。設計自定義模塊控制LCM顯示；采用流水線方式設計JPEG解碼自定義模塊以提高解碼效率；根據SD協議設計SD卡控制器擴展SD卡。實現了FAT16文件系統，便于對SD卡進行文件管理及多平臺上的數據交換，并使用?滋C/OS-II操作系統簡化軟件設計復雜度、提高系統穩(wěn)定性。最終實現可播放音頻并能顯示、縮放、旋轉圖像且?guī)в袌D像切換特效的多功能數碼相框。
關鍵詞： Nios II處理器；可編程片上系統；JPEG解碼；操作系統；文件系統；自定義模塊

數碼相框作為一種數碼消費品和裝飾品的結合物，在市場上受到越來越多的關注。目前的數碼相框方案多采用MCU為核心的架構，相框功能固定，不便于產品升級。針對以上問題，本文設計了基于Nios II的多功能數碼相框，該相冊主要包含以下功能：支持包括BMP、JPEG在內的多種常見文件格式的圖像顯示；圖像旋轉、縮放、瀏覽切換等特效；支持圖片瀏覽時背景音樂播放；可通過帶FAT文件系統的SD卡進行圖像數據更新，同時還具有時間顯示等擴展功能。系統中將需要耗費大量時間的復雜操作(如圖像解碼、圖像的各種特效功能以及SD卡控制)用掛載在Avalon總線上的自定義模塊實現?？s短了處理時間，提高了系統響應速度。系統采用基于Nios II處理器的SoPC技術，使得該數碼相框具有靈活性高、可重配置、便于升級等優(yōu)點[1]。
1 總體設計
本系統采用經濟型的Cyclone II FPGA芯片作為核心，基于Nios II軟核處理器，采用軟硬件結合的方式設計實現。系統的硬件總體框圖如圖1所示。

SD卡作為文件存儲介質，用于存放音頻與圖像文件，編寫SD卡控制器對SD卡進行讀寫控制；采用LCM顯示屏作為數碼相框的顯示界面，SRAM作為LCM的顯示緩存，存儲圖像數據供LCM刷新，并由LCM_SRAM IP核控制圖像的顯示；SDRAM為Nios II軟核程序運行空間；EPCS對FPGA進行配置；Flash用來存儲軟件代碼和數據。
2 功能模塊設計
根據數碼相框所要實現的功能，設計了如下模塊：
2.1 LCM_SRAM IP核設計
該模塊主要功能是圖像數據存儲、LCM參數配置以及圖像的縮放、旋轉、切換效果控制等。以硬件方式實現圖像切換效果，提高實時性的同時降低對CPU的依賴。
2.1.1 切換特效實現
設計中通過控制LCM讀取SRAM的地址實現不同的圖像切換效果，如上方切入、下方切入、百葉窗、菱形等八種方式循環(huán)出現。切換時，LCM上同時存在新舊兩幅圖像的數據，因此，緩存中需要存儲這兩幅圖像的數據。以百葉窗效果為例，每行以16個像素作為間隔，將LCM的每一行分割成20個條形區(qū)域。如圖2所示，第i行被分割后，第一個區(qū)域的像素點為n1~n16，最后一個區(qū)域為m1~m16。每個條形區(qū)域中，新圖像的數據逐漸向右覆蓋舊圖像數據，從而形成百葉窗效果。具體實現過程為：在第一次刷新時，每行的各個條形區(qū)域的第一個像素點(n1，…，m1)讀取新圖像的數據，各區(qū)域其他像素點(n2~n16，…，m2~m16)仍然讀取舊圖像的數據；第二次刷新時，每行各個條形區(qū)域的前兩個像素點(n1、n2，…，m1、m2)讀取新圖像數據，其他像素點(n3~n16，…，m3~m16)仍讀取舊圖像的數據。屏幕刷新16次則可實現百葉窗切換效果。圖2中每個圓點代表顯示屏的一個像素點。

2.1.2 縮放算法實現
為實現圖像縮放功能，該模塊實現了如圖3所示的雙線性插值縮放算法。該算法利用了需要處理的原始圖像像素點周圍的4個像素點的相關性，通過雙線性算法計算實現圖像縮放[2]。設計中使用SRAM作為顯示緩存，無嚴格的實時性要求，因此忽略了行場同步信號，簡化了模塊設計。

緩存1模塊是待縮放圖像數據的緩存，存放來自SRAM中解碼后的RGB565數據。插值系數生成模塊的使能信號來自旋轉模塊或者按鍵輸入，由選擇器進行判斷，按鍵按下時，按照設定的行列縮放因子計算行列插值系數；若使能信號來自旋轉模塊，則根據原始圖像的分辨率計算出旋轉過后的分辨率，并按照屏幕尺寸確定完整顯示該圖像能達到的最大分辨率，以此計算行列縮放因子。獲取相鄰像素模塊用來控制緩存1模塊的讀地址，從SRAM中讀取相鄰4個像素值。插值運算單元根據相鄰4個像素的值及插值系數進行雙線性插值運算，并將數據輸出至緩存2，緩存2在SRAM空閑時將數據寫入SRAM中。
2.2 SD Card Controller IP核設計
SD卡是一種基于半導體快閃記憶器的存儲設備，其數據傳送和物理規(guī)范由MMC發(fā)展而來。系統中將SD卡控制器設計成一個SPI模式的IP核，通過軟件驅動實現SD卡的基本讀寫操作，即不需要復雜的硬件電路又能得到比軟件模擬SPI的控制方式更快的讀寫速度。SD卡控制器結構圖如圖4所示。

2.2.1 功能模塊劃分
主控模塊的端口與Avalon總線連接，用于緩存SD卡命令，并存儲扇區(qū)地址、待發(fā)送的數據到雙口RAM以及從中讀取數據等。初始化模塊完成對SD卡的初始化操作。命令生成模塊完成SD卡命令、參數、命令校驗值的發(fā)送和命令回執(zhí)的讀取以及數據的收發(fā)。串并、并串轉換模塊的主要作用是實現串并或者并串轉換[3]。
使用Quartus II自帶的邏輯分析儀(SignalTap II工具)對SD卡控制管腳的信號量進行實時捕獲，驗證了設計的正確性[4]。
2.2.2 驅動設計
SD卡控制器的驅動共設計了4個接口函數，分別完成初始化、讀扇區(qū)、寫扇區(qū)和執(zhí)行SD命令的功能。驅動程序在初始化SD卡時得到卡類型標志，之后驅動程序根據卡類型對地址參數進行處理（若是SD1.1協議則地址左移9位，否則不變），以兼容SD1.1和SD2.0協議。讀數據函數核心代碼如下：
if(sd_type == 1) addr=addr << 9; /*判斷地址偏移*/
IOWR(SD_CARD_BASE, 517, CMD17); /*寫命令*/
IOWR(SD_CARD_BASE, 518, addr); /*寫地址*/
IOWR(SD_CARD_BASE, 519, 0); /*開始運行*/
ret=IORD(SD_CARD_BASE, 519); /*讀命令回執(zhí)*/
…
for(i=0; i<512; i++)data[i]=IORD(SD_CARD_BASE, i);
/*讀回數據*/
…
2.3 JPEG DECODER IP核設計
JPEG(Joint Photographic Expert Group)是第一個適用于連續(xù)色調、多灰度、彩色或黑白靜止圖像的國際標準。為提高JPEG圖像的解碼效率，實現良好的解碼效果，本設計采用流水線結構設計JPEG解碼IP核。解碼模塊結構如圖5所示。