3.3正交雙激勵(lì)數(shù)字相敏檢波方法

3.3.1正交雙激勵(lì)數(shù)字相敏檢波原理

數(shù)字相敏檢波技術(shù)能夠有效提取被測(cè)信號(hào)的幅度和相位，隨著累積周期的增加，系統(tǒng)的整體誤差將減小。但是隨著周期的增加，檢波的時(shí)間也跟著會(huì)增加，以這種方式檢波時(shí)，將系統(tǒng)整體誤差減小是以時(shí)間為代價(jià)換來(lái)的。為解決單激勵(lì)DPSD存在較大系統(tǒng)誤差的缺點(diǎn)，本文提出一種正交雙激勵(lì)數(shù)字相敏檢波方法（D-DPSD），其測(cè)量原理如圖3.6所示。

正交雙激勵(lì)數(shù)字相敏檢波方法充分利用激勵(lì)源發(fā)出的信號(hào)的特征，在兩路信號(hào)進(jìn)入被測(cè)網(wǎng)絡(luò)前確保其正交，即讓余弦激勵(lì)信號(hào)通過(guò)待測(cè)網(wǎng)絡(luò)，與一組同頻率正交信號(hào)相乘得到y(tǒng)1（n）和y2（ n ），然后讓同頻正弦激勵(lì)信號(hào)通過(guò)待測(cè)網(wǎng)絡(luò)，得到y(tǒng)3（ n ）和y4（ n ），將得到的信號(hào)經(jīng)過(guò)線性運(yùn)算即可消除高頻分量。

3.3.2正交雙激勵(lì)數(shù)字相敏檢波理論分析

正交雙激勵(lì)數(shù)字相敏檢波方法是在DPSD算法基礎(chǔ)上提出的，在理論上還延續(xù)著DPSD的部分核心思想。例如，D-DPSD還是采用數(shù)字正弦波或余弦波進(jìn)入被測(cè)網(wǎng)絡(luò)，每路信號(hào)通過(guò)被測(cè)網(wǎng)絡(luò)之后還是采用與正交同頻信號(hào)相乘的方式解調(diào)。不同的是，D-DPSD檢測(cè)方式的用兩路保持正交的信號(hào)進(jìn)入被測(cè)網(wǎng)絡(luò)。首先讓余弦激勵(lì)信號(hào)通過(guò)待測(cè)網(wǎng)絡(luò)，與一組同頻率正交信號(hào)相乘得到y(tǒng)1（n）和y2（ n ），然后讓同頻正弦激勵(lì)信號(hào)通過(guò)待測(cè)網(wǎng)絡(luò)，得到y(tǒng)3（ n ）和y4（ n ），如下所示：

再由（3.15）、（3.16）得到的A sinθ和A cosθ進(jìn)行以下運(yùn)算，即可求得目標(biāo)值θ^*和A^*：

3.4 DPSD與D-DPSD仿真分析

3.4.1仿真實(shí)驗(yàn)為驗(yàn)證數(shù)字正交鑒幅鑒相結(jié)果，在System Generator上搭建了模型系統(tǒng)進(jìn)行仿真實(shí)驗(yàn)。

System Generator是Xilinx公司的系統(tǒng)級(jí)建模工具，在很多方面擴(kuò)展了MathWorks公司的similink平臺(tái)，提供了適合硬件設(shè)計(jì)的是數(shù)字信號(hào)處理（DSP）建模環(huán)境，加速了、簡(jiǎn)化了FPGA的DSP系統(tǒng)級(jí)硬件設(shè)計(jì)，所搭建的系統(tǒng)可直接生產(chǎn)比特流在FPGA中運(yùn)行。System Generator提供了系統(tǒng)級(jí)設(shè)計(jì)能力，允許在相同的環(huán)境內(nèi)進(jìn)行軟硬件協(xié)同仿真、執(zhí)行和驗(yàn)證，并不需要書寫VHDL代碼。在System Generator設(shè)計(jì)中，利用其強(qiáng)大的信號(hào)處理能力，調(diào)用各個(gè)功能模塊，實(shí)現(xiàn)單激勵(lì)數(shù)字相敏檢波和正交雙激勵(lì)數(shù)字相敏檢波方法的仿真，其中AD采樣數(shù)據(jù)經(jīng)掛接在PLB總線上的IP Core進(jìn)行處理后傳給System Generator處理單元，數(shù)據(jù)進(jìn)入處理單元后首先進(jìn)行數(shù)據(jù)類變換，然后分別送入乘法器進(jìn)行正交相乘運(yùn)算，將運(yùn)算結(jié)果送到上位機(jī)進(jìn)行處理。

針對(duì)本文單激勵(lì)數(shù)字相敏算法，搭建的仿真系統(tǒng)圖如圖3.7所示。

其仿真結(jié)果可以在Wavescope中顯示，也可以通過(guò)軟件從文件中調(diào)出加以檢測(cè)。本文通過(guò)MATLAB中的Editor工具調(diào)用System Generator中所產(chǎn)生的兩個(gè)文件：cos.mat和sin.mat.

同樣，按正交雙激勵(lì)數(shù)字相敏檢波方法搭建D-DPSD仿真系統(tǒng)，系統(tǒng)圖如圖3.8所示。

圖3.8為純凈情況下的仿真系統(tǒng)圖，現(xiàn)實(shí)情況中，當(dāng)激勵(lì)信號(hào)輸入系統(tǒng)時(shí)，往往伴有噪聲輸入。搭建仿真系統(tǒng)時(shí)，加入白噪聲和隨機(jī)噪聲進(jìn)行仿真，如圖3.9所示。將噪聲加入正、余弦激勵(lì)信號(hào)Wave0并與Wave0一起輸入系統(tǒng)，與其同頻的一組正交信號(hào)Wave1相乘，將最后所得結(jié)果存入cos.mat文件和sin.mat文件中，然后再用MATLAB中的Editor工具調(diào)用這兩個(gè)文件顯示仿真結(jié)果。

3.4.2 DPSD與D-DPSD仿真對(duì)比

將上一節(jié)中搭建的三個(gè)系統(tǒng)的輸出結(jié)構(gòu)通過(guò)Gateway Out輸出到cos.mat文件和sin.mat文件中，然后再用MATLAB中的Editor工具調(diào)用這兩個(gè)文件，對(duì)其幅度相位進(jìn)行處理后顯示仿真結(jié)果，將其結(jié)果顯示為相應(yīng)的三角函數(shù)值。

要提取信號(hào)的幅度和相位值，最有效的方法是先提取信號(hào)的正弦和余弦值，如果這兩個(gè)值在一定數(shù)值上平穩(wěn)，則代表這種方法鑒別信號(hào)幅度相位是有效的，越平穩(wěn)，性能就越高。

3.4.2.1 DPSD仿真分析

利用圖3.7所示的仿真系統(tǒng)進(jìn)行仿真，將參數(shù)設(shè)定為：輸入信號(hào)一個(gè)周期的量化點(diǎn)數(shù)為10，輸入信號(hào)的相位偏移分別為0°和45°?？傻玫浇Y(jié)果如圖3.10所示的仿真結(jié)果圖。

仿真結(jié)果圖中，橫坐標(biāo)為累加的點(diǎn)數(shù)，縱坐標(biāo)為相應(yīng)的三角函數(shù)值。由圖3.10的仿真結(jié)果表明，信號(hào)通過(guò)網(wǎng)絡(luò)后，被提出來(lái)的正余弦值與設(shè)定相位的正余弦值基本一致，因此這種方法是可行的。

3.4.2.2 D-DPSD仿真分析利

用圖3.8所示的仿真系統(tǒng)進(jìn)行D-DPSD方法仿真。將參數(shù)設(shè)定為：輸入信號(hào)一個(gè)周期的量化點(diǎn)數(shù)為10，輸入信號(hào)的相位偏移分別為0°和45°?？傻玫饺鐖D3.11所示的仿真結(jié)果圖。

仿真結(jié)果表明，信號(hào)通過(guò)網(wǎng)絡(luò)后，被提出來(lái)的正余弦值與設(shè)定相位的正余弦值一致，因此這種方法可以更精確的計(jì)算出信號(hào)的幅度和相位。

現(xiàn)實(shí)情況中，當(dāng)激勵(lì)信號(hào)輸入系統(tǒng)時(shí)，往往伴有隨機(jī)噪聲和白噪聲輸入。運(yùn)行圖3.9所搭建的仿真系統(tǒng)，得到加噪情況下的仿真結(jié)果如圖3.12所示。

仿真結(jié)果表明，信號(hào)通過(guò)網(wǎng)絡(luò)后，被提出來(lái)的正余弦值與設(shè)定相位的正余弦值基本一致，信號(hào)平穩(wěn)，因此這種方法可以得到信號(hào)的幅度和相位。

3.4.2.3 D-DPSD與DPSD仿真分析

對(duì)比D-DPSD算法在DPSD算法基礎(chǔ)上提出，將D-DPSD仿真結(jié)果與DPSD在相同條件下的仿真結(jié)果進(jìn)行對(duì)比，如圖3.13所示。由圖可知，D-DPSD算法仿真結(jié)果明顯平穩(wěn)，誤差浮動(dòng)范圍有所減小。因此，D-DPSD減小了DPSD算法累積產(chǎn)生的誤差，從而使整個(gè)系統(tǒng)的誤差得到減小，提高了系統(tǒng)測(cè)量信號(hào)幅度和相位的精度。

分析測(cè)量過(guò)程，測(cè)量精度主要受AD采樣、乘法器截?cái)嗾`差以及累加器截?cái)嗾`差影響。只要設(shè)計(jì)采用12位以上AD進(jìn)行采樣，并保證差分輸入峰峰值為±1.024V.可計(jì)算其量化誤差為：

量化范圍為-V到+V，L為量化間隔數(shù)。

為提高測(cè)量精度，乘法器和累加器分別采用采用24位和40位，消除截?cái)嗾`差的影響，這樣累加器輸出的結(jié)果理論誤差為0.0005V，只要保證AD輸入信號(hào)幅度較大，系統(tǒng)誤差可以遠(yuǎn)小于5%，可滿足生物電阻抗測(cè)量要求。