3.1低壓窄脈沖源設(shè)計(jì)

脈沖信號(hào)源的整體設(shè)計(jì)包括脈沖信號(hào)的產(chǎn)生模塊設(shè)計(jì)、脈沖信號(hào)等效延時(shí)模塊設(shè)計(jì)，脈沖信號(hào)放大、發(fā)送模塊的設(shè)計(jì)。

3.1.1脈沖信號(hào)產(chǎn)生

脈沖的寬度通過(guò)計(jì)數(shù)器的方式來(lái)進(jìn)行控制，一個(gè)上升沿啟動(dòng)一個(gè)D觸發(fā)器產(chǎn)生一個(gè)從低到高的電平變化，該電平變化作為脈沖的上升沿，同時(shí)用該高電平啟動(dòng)一個(gè)計(jì)數(shù)器計(jì)數(shù)，計(jì)數(shù)時(shí)鐘的周期為Δt。計(jì)數(shù)值輸出端作為一個(gè)比較器的一個(gè)輸入，比較器的另一個(gè)輸入端被預(yù)置一個(gè)計(jì)數(shù)次數(shù)N，N的大小決定脈沖寬度，當(dāng)計(jì)數(shù)器的輸出與N值相同時(shí)，比較器輸出一個(gè)狀態(tài)信號(hào)將D觸發(fā)器清零，此時(shí)一個(gè)脈寬為N*Δt的脈沖信號(hào)已經(jīng)產(chǎn)生。如圖4一1所示。

從脈沖產(chǎn)生電路可知，POSEDGE信號(hào)通過(guò)D觸發(fā)器產(chǎn)生脈沖信號(hào)的前沿，同時(shí)該前沿使能一個(gè)8位寬度的二進(jìn)制計(jì)數(shù)器，計(jì)數(shù)器的輸出與預(yù)設(shè)寬度數(shù)值做比 較，當(dāng)達(dá)到預(yù)設(shè)寬度時(shí)，比較器輸出端產(chǎn)生的上升沿信號(hào)觸發(fā)另一個(gè)D觸發(fā)器產(chǎn)生一個(gè)高電平信號(hào)(脈沖狀態(tài)信號(hào))，該高電平信號(hào)將前面的D觸發(fā)器清零，即輸出 了脈沖信號(hào)的下降沿。PULs一ST是一個(gè)復(fù)位信號(hào)，高電平有效，即在產(chǎn)生脈沖以后需要將計(jì)數(shù)器和狀態(tài)信號(hào)清掉，以便為下次脈沖產(chǎn)生做準(zhǔn)備。可以看到，復(fù)位信號(hào)必須要和第2個(gè)D觸發(fā)器的輸出端進(jìn)行相與后才能工作，也就是說(shuō)復(fù)位信號(hào)必須在脈沖完成之后才有效。

從上面兩個(gè)仿真圖可以觀察出，產(chǎn)生出來(lái)的脈沖寬度都超過(guò)了設(shè)定值，產(chǎn)生了誤差，可以看到誤差，主要是因?yàn)樵赑OSEDGE信號(hào)上升沿時(shí)，計(jì)數(shù)脈沖信號(hào)過(guò)了半個(gè)周期才到，因此該誤差剛好為半個(gè)周期計(jì)數(shù)脈沖的時(shí)間，即為2.5ns，該誤差就是我們常說(shuō)的±1誤差。在實(shí)際測(cè)量中，脈沖信號(hào)的前沿是最關(guān)心的部分，因此寬度的不準(zhǔn)確性對(duì)于測(cè)量不會(huì)造成影響。

3.1.2脈沖信號(hào)延時(shí)

前面已經(jīng)討論過(guò)，在時(shí)基為100ns/div時(shí)，剛好達(dá)到ADC的最大采樣極限(250MsPs)，當(dāng)時(shí)基進(jìn)入更快檔位時(shí)，如果要進(jìn)行正常的顯示就需要更多的數(shù)據(jù)。通過(guò)兩種辦法可以實(shí)現(xiàn)：軟件插值和等效采樣。采用軟件插值的方式會(huì)導(dǎo)致脈沖信號(hào)沿失真，影響測(cè)量準(zhǔn)確度，在這里采用順序時(shí)間等效采樣，即將采樣信號(hào)與脈沖信號(hào)做相對(duì)延時(shí)，相對(duì)延時(shí)的時(shí)間△t越小，等效采樣率越大，經(jīng)過(guò)多次采樣后，得到顯示所需要的數(shù)據(jù)。為了保證波形刷新率，等效采樣率隨時(shí)基可變，即時(shí)基不同時(shí)，相對(duì)延時(shí)的時(shí)間△t也不同。與此同時(shí)，在進(jìn)行順序等效的時(shí)候，時(shí)基越小，需要的等效延時(shí)的次數(shù)越多，即顯示單次波形需要采樣的次數(shù)越多。

表4一1給出了在不同時(shí)基情況下的相對(duì)延時(shí)的時(shí)間△t、采樣次數(shù)和等效采樣率。

3.1.2.1脈沖延時(shí)原理

FPGA內(nèi)部的PLL資源具有時(shí)鐘信號(hào)的相位偏移的功能，假如PLL的輸入為250M的時(shí)鐘信號(hào)，通過(guò)180度的相移后，輸出時(shí)鐘信號(hào)被反相，相當(dāng)于將時(shí)鐘信號(hào)向前或向后移動(dòng)了2ns，如果脈沖信號(hào)的上升沿和PLL的輸入時(shí)鐘信號(hào)的相對(duì)位置不變，則分別利用變換前后的時(shí)鐘信號(hào)作為采樣時(shí)鐘，采樣率即被等效成了500MSPS.同理如果通過(guò)步進(jìn)為72度的相移后，可以達(dá)到1.25G的等效采樣率。

其它幾種情況也可以推算出來(lái)。實(shí)際上，F(xiàn)PGA內(nèi)部的鎖相環(huán)資源很有限，只有兩個(gè)PLL，并且PLL控制器內(nèi)部時(shí)鐘相位移位是一次設(shè)定成功的，即具有一次性的功能如果要修改，就必須從新編譯、下載，因此不能通過(guò)PLL來(lái)實(shí)現(xiàn)延時(shí)的控制。經(jīng)過(guò)多次實(shí)驗(yàn)和論證，采用了一種類似游標(biāo)卡尺的方法實(shí)現(xiàn)了步進(jìn)延時(shí)的作用。

游標(biāo)卡尺是由毫米分度值的主尺和一段能滑動(dòng)的游標(biāo)副尺構(gòu)成，它能夠把mm位下一位的估讀數(shù)較準(zhǔn)確地讀出來(lái)，因而具有非常高的測(cè)量準(zhǔn)確度，目前其讀數(shù)準(zhǔn)確度有0.1mm、0.05mm和0.02mm三種。以0.02mm的測(cè)量準(zhǔn)確度為例，游標(biāo)副尺上有50個(gè)分格，它和主尺上的49個(gè)分格的總長(zhǎng)度相等，一般主尺上每一分格的長(zhǎng)度為1mm，游標(biāo)上每一個(gè)分格的長(zhǎng)度為0.98mm，則有50*0.98=49，主尺上每一分格與游標(biāo)上每一分格的差值為1/50(mm)。當(dāng)游標(biāo)尺的零刻線與主尺上的零刻線對(duì)齊時(shí)，此時(shí)只有游標(biāo)尺上的第50條刻線與主尺上的第49條對(duì)齊，其它均不對(duì)齊。主尺和游標(biāo)尺上對(duì)應(yīng)的一等份差值(0.02mm)，是游標(biāo)卡尺的最小讀數(shù)，即游標(biāo)卡尺的分度值叫精確度，它體現(xiàn)了測(cè)量的準(zhǔn)確程度，游標(biāo)卡尺正是利用主尺和游標(biāo)尺上每一小格之差，來(lái)達(dá)到提高精確度的目的，這種方法叫示差法。

游標(biāo)卡尺上的刻度都是等間隔的刻度，與數(shù)字信號(hào)里面的時(shí)鐘信號(hào)非常相似，可以把兩個(gè)周期時(shí)鐘信號(hào)當(dāng)作游標(biāo)卡尺的刻度來(lái)使用。由于在時(shí)域反射測(cè)量模式下，最大等效采樣為5GSPS，即最小步進(jìn)為0.2ns，因此將0.2ns定義為這兩個(gè)時(shí)鐘信號(hào)的周期差。如果以250M的時(shí)鐘信號(hào)作為主尺刻度，則游標(biāo)時(shí)鐘信號(hào)的周期為4ns﹣0.2ns=3.8ns，對(duì)應(yīng)大約263M的時(shí)鐘信號(hào)。這樣每隔20個(gè)4ns的周期就會(huì)對(duì)應(yīng)大約21個(gè)3.8ns的周期信號(hào)。由于263M的時(shí)鐘信號(hào)必須通過(guò)PLL來(lái)實(shí)現(xiàn)，而PLL又要實(shí)現(xiàn)250M的信號(hào)，且263M的時(shí)鐘信號(hào)通過(guò)單個(gè)PLL的內(nèi)部鎖相功能基本無(wú)法實(shí)現(xiàn)，且在FPGA內(nèi)部運(yùn)行250M以上的信號(hào)，計(jì)數(shù)上容易產(chǎn)生錯(cuò)誤。

經(jīng)過(guò)多次實(shí)驗(yàn)，將50M的時(shí)鐘信號(hào)作為主尺，則游標(biāo)的周期為19.8ns，對(duì)應(yīng)了約為50.5M的時(shí)鐘信號(hào)，用這兩個(gè)時(shí)鐘信號(hào)做比較非常合適。因?yàn)?0M的時(shí)鐘信號(hào)和250M的時(shí)鐘信號(hào)成倍數(shù)關(guān)系，所以50M的時(shí)鐘信號(hào)的前沿相對(duì)于25OM的時(shí)鐘信號(hào)基本上是不變的。如果做與50M的時(shí)鐘信號(hào)的相對(duì)延時(shí)，實(shí)際上也就是與250M時(shí)鐘信號(hào)的相對(duì)延時(shí)。

3.1.2.2脈沖延時(shí)實(shí)現(xiàn)

為了實(shí)現(xiàn)最小0.2ns的時(shí)間延時(shí)，理論上應(yīng)該將采樣點(diǎn)相后移動(dòng)0.2ns的間隔，前面已經(jīng)討論過(guò)該方法基本行不通。我們知道，移位是相對(duì)的，即被采樣信號(hào)位置不變，而將采樣時(shí)鐘向后移動(dòng)，與將被采樣信號(hào)向前移動(dòng)，而采樣時(shí)鐘保持不變，這兩種方法在結(jié)果上都是一樣的。50M的時(shí)鐘信號(hào)和50.5M的時(shí)鐘信號(hào)。兩者周期相差0.2ns左右，由于50M的周期為20ns，即有20ns*99=19.8ns*100，表示這兩個(gè)時(shí)鐘信號(hào)每隔1.980us上升沿對(duì)齊一次，對(duì)齊之后，每經(jīng)過(guò)一個(gè)小的時(shí)鐘以后，50.5M的時(shí)鐘信號(hào)上升沿比對(duì)應(yīng)的50M的時(shí)鐘信號(hào)上升沿向前移動(dòng)0.2ns，依此類推，經(jīng)過(guò)N個(gè)時(shí)鐘以后，50.5M的時(shí)鐘信號(hào)上升沿比對(duì)應(yīng)50M的時(shí)鐘信號(hào)上升沿向前移動(dòng)0.2ns*N的距離。如圖4一4所示。

從圖4.4可以看出，如果將50M的時(shí)鐘信號(hào)作為采樣時(shí)鐘，將50.5M的時(shí)鐘信號(hào)作為被采樣信號(hào)，由于被采樣信號(hào)的重復(fù)性，將依次采集到的點(diǎn)數(shù)做順序拼合，則相當(dāng)于對(duì)被采樣信號(hào)進(jìn)行間隔為0.2ns的采樣。在此種情況之下所用的采樣率為50M，而SOM的時(shí)鐘信號(hào)與250M的時(shí)鐘信號(hào)成倍數(shù)關(guān)系，如果利用250M的時(shí)鐘用做采樣時(shí)鐘的話，則經(jīng)過(guò)連續(xù)20次的采樣后，將采集到的數(shù)據(jù)依次進(jìn)行拼合后，達(dá)到了SG的等效采樣率，剛好對(duì)應(yīng)了屏幕上sns的時(shí)基。同理可以利用上面的方法，依次在1、3、5……17、19這10個(gè)脈沖處產(chǎn)生被采樣信號(hào)，即可實(shí)現(xiàn)0.4ns的采樣間隔，在10ns/div時(shí)基下達(dá)到2.5GSPS的等效采樣。

為了完成順序延時(shí)的目的，必須確定50M和50.5M的時(shí)鐘信號(hào)在什么時(shí)候才能同相對(duì)齊，通過(guò)圖今4可以看到，當(dāng)兩時(shí)鐘信號(hào)對(duì)齊以后，根據(jù)兩者的周期差的原理，50M的時(shí)鐘信號(hào)的1號(hào)位置的上升沿必定對(duì)應(yīng)了50.5M時(shí)鐘信號(hào)的高電平，而在同相對(duì)齊之前的一個(gè)時(shí)鐘，即50M時(shí)鐘信號(hào)的98號(hào)位置的上升沿必定對(duì)應(yīng)50.5M時(shí)鐘信號(hào)的低電平。根據(jù)這一推理，可以利用D觸發(fā)器的原理，將50M時(shí)鐘信號(hào)作為觸發(fā)時(shí)鐘信號(hào)，將50.5M時(shí)鐘信號(hào)作為被觸發(fā)信號(hào)，則當(dāng)兩時(shí)鐘信號(hào)剛好達(dá)到同相對(duì)齊時(shí)，D觸發(fā)器的輸出端從低電平變成高電平;當(dāng)兩時(shí)鐘信號(hào)剛好達(dá)到反相對(duì)齊時(shí)，D觸發(fā)器的輸出端則從高電平變成低電平。D觸發(fā)器輸出呈周期變化，周期T=20ns*99=1.980us，約為50OKHz的周期信號(hào)。該設(shè)計(jì)方法形同一個(gè)振蕩電路，兩時(shí)鐘信號(hào)是振蕩源。OSC_OUT作為振蕩輸出信號(hào)，上升沿表示同相對(duì)齊，下降沿表示反相對(duì)齊。設(shè)計(jì)結(jié)構(gòu)和時(shí)序仿真結(jié)果如圖4-5和4-6所示。

從圖4一6可以看到，振蕩輸出信號(hào)的周期為1.9781us，與前面計(jì)算結(jié)果基本保持一致

確定兩個(gè)時(shí)鐘信號(hào)的同相對(duì)齊點(diǎn)后，即可以實(shí)現(xiàn)步進(jìn)延時(shí)的目的。由圖4-4己知，要實(shí)現(xiàn)0.2ns的延時(shí)，就可以在對(duì)齊之后，通過(guò)對(duì)50.5M時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)，計(jì)數(shù)值為N，即被延時(shí)了0.2*N的時(shí)間間隔。為此可將圖4-5中的D觸發(fā)器的輸出端作為計(jì)數(shù)器的使能控制信號(hào)，當(dāng)D觸發(fā)器的輸出端由低電平向高電平變化時(shí)，計(jì)數(shù)器開始對(duì)50.5M的時(shí)鐘信號(hào)計(jì)數(shù)，計(jì)數(shù)輸出結(jié)果與預(yù)設(shè)次數(shù)做比較，當(dāng)相等時(shí)，則表示達(dá)到預(yù)設(shè)的延時(shí)效果，此時(shí)比較器的輸出狀態(tài)即可被認(rèn)為是輸出脈沖信號(hào)的上升沿。脈沖延時(shí)控制電路如圖4一7所示。

在圖4-7中，比較器的輸出端POSEDGE對(duì)應(yīng)了圖4-1脈沖產(chǎn)生電路中的D觸發(fā)器的輸入信號(hào)，從D觸發(fā)器輸出端即可產(chǎn)生時(shí)域反射測(cè)量所需的脈沖信號(hào)。圖4-8、4-9給出了脈沖延時(shí)控制電路產(chǎn)生的0.2ns和2ns延時(shí)情況下的仿真時(shí)序圖。[!--empirenews.page--]

從圖4-8中可以看到，當(dāng)設(shè)定延時(shí)DELAY_NUM為1時(shí)，50M的時(shí)鐘信號(hào)與250M的時(shí)鐘信號(hào)對(duì)齊，而50.5M的時(shí)鐘信號(hào)和比較器的輸出端POSEDGE對(duì)齊，25OM時(shí)鐘信號(hào)的上升沿與POSEDGE的上升沿相差0.2ns的間隔(虛線間隔為1ns)。在圖4-9中，當(dāng)設(shè)定延時(shí)DELAY_NUM為10時(shí)，50M的時(shí)鐘信號(hào)與25OM的時(shí)鐘信號(hào)對(duì)齊，50.5M的時(shí)鐘信號(hào)和比較器的輸出端POSEDGE對(duì)齊，25OM時(shí)鐘信號(hào)的上升沿與POSEDGE的上升沿相差2ns的間隔。因此通過(guò)軟件修改DELAY_NUM的大小，就可以產(chǎn)生不同的延時(shí)的脈沖信號(hào)。

在表4-1中已經(jīng)介紹過(guò)，在不同時(shí)基情況下，延時(shí)時(shí)間△t各不相同，最小延時(shí)間隔為0.2ns(5ns/div)，最大延時(shí)間隔為2ns(50ns/div)，因此隨著時(shí)基的變化，延時(shí)間隔和采樣次數(shù)都相應(yīng)會(huì)不同。表4-2給出了在不同時(shí)基下延時(shí)間隔的設(shè)定。

3.1.3脈沖信號(hào)放大和分離

3.1.3.1脈沖信號(hào)放大

從FPGA的I/O口送出的脈沖信號(hào)，如果直接送到被測(cè)電纜上，測(cè)量效果必定會(huì)很差，首先因?yàn)镕PGA的I/O引腳輸出電流不大，導(dǎo)致驅(qū)動(dòng)能力(帶載)不足，同時(shí)由于FPGA的供電電壓為+3.3V，則使I/O口的輸出脈沖幅度最大只有+3.3V，如此小的電壓幅度以及低的帶載能力，被送到電纜后，由于電纜損耗的原因，觀測(cè)到的反射脈沖幅度可能會(huì)很小，影響測(cè)量準(zhǔn)確度。為了改善以上不足之處，就必須對(duì)脈沖信號(hào)進(jìn)行放大處理，以增強(qiáng)脈沖信號(hào)的帶負(fù)載能力，同時(shí)提高脈沖信號(hào)輸出幅度。

對(duì)脈沖信號(hào)的放大必須要保證脈沖信號(hào)的完整性，不能將脈沖信號(hào)放大后，輸出的脈沖信號(hào)與輸入信號(hào)相比發(fā)生了較大的失真，比如上升沿特性變差等。為此本設(shè)計(jì)選用了TI公司寬帶高速運(yùn)放OPA691，該運(yùn)放具有以下優(yōu)良特性：

靈活的電源供電范圍：﹢5V~+12V(單電源)、±2.5V~±6V(雙電源)。

單位增益下的帶寬(Bandwidth)為：280MHz(G=l)

高輸出電流：190mA

輸出電壓范圍：±4.0V

高壓擺率(slew rate)：2100V/us

低電源電流：5.lmA

關(guān)斷模式下電流：150uA

利用OPA691設(shè)計(jì)的脈沖信號(hào)放大電路如圖4一10所示。

從電路圖中可以看到，對(duì)脈沖信號(hào)的放大并不是采用常規(guī)放大器電路中所采用的，利用反饋電阻與前置電阻的倍數(shù)關(guān)系來(lái)設(shè)定放大增益(Gain)，而是直接通過(guò)類似比較器的原理。因?yàn)檎蜉斎攵说男盘?hào)外矩形脈沖信號(hào)，上升沿比較陡，即從低到高變化的時(shí)間很短，如果將放大器的反相輸入端設(shè)定成一個(gè)固定電平，比如+5V，則當(dāng)正向輸入端的信號(hào)幅度小于+5V時(shí)，放大器的輸出端輸出低電平信號(hào);當(dāng)正向輸入端的信號(hào)幅度大于+0.5V時(shí)，放大器的輸出端輸出高電平信號(hào)。

由于本系統(tǒng)要求的脈沖幅度不能太小，而采用單電源供電的話，最大輸出幅度也不會(huì)超過(guò)+4V，所以采用了±5V的供電方案，這樣根據(jù)器件特性，從放大器的輸出端輸出的脈沖信號(hào)幅度在士4左右，即低電平時(shí)為-4V，高電平時(shí)為+4V.利用TEK的100M示波器進(jìn)行實(shí)際測(cè)量，當(dāng)產(chǎn)生脈寬為500ns的脈沖信號(hào)時(shí)，輸入脈沖信號(hào)幅度在3.2V左右，經(jīng)過(guò)放大器放大以后，輸出脈沖從-4V到+4V跳變，即幅度保持在SV左右，滿足設(shè)計(jì)要求。

在放大電路中，放大器的使能信號(hào)EN，可以用來(lái)控制放大器的工作。如果在示波器模式下，放大器被禁止工作，EN引腳被拉低;當(dāng)進(jìn)入了時(shí)域反射測(cè)量模式下，放大器就必須開始工作，EN引腳必須置高。放大器的使能引腳的使能電壓要求最小在+3.3V以上，關(guān)斷電壓不超過(guò)+l.8V.FPGA的I/O為L(zhǎng)VTTL電平信號(hào)，輸出最高電壓只在3.3V，并不能直接去驅(qū)動(dòng)EN引腳，因此必須做電平轉(zhuǎn)換。經(jīng)過(guò)使能信號(hào)在FPGA內(nèi)部做一次反輸出后，利用普通三極管再做一次電平變換，即完成了對(duì)放大器的控制。

3.1.3.2脈沖信號(hào)分離

脈沖測(cè)量信號(hào)產(chǎn)生以后，就可以用作電纜測(cè)試。脈沖信號(hào)的送出也比較關(guān)鍵，它涉及到對(duì)脈沖信號(hào)反射波的測(cè)量。考慮到本設(shè)計(jì)對(duì)于時(shí)域反射的測(cè)量是利用雙通道來(lái)實(shí)現(xiàn)的，因此必定需要對(duì)脈沖信號(hào)的分離。在微波掃頻測(cè)量中，最常用的信號(hào)分離器件是：定向禍合器、駐波比電橋和功率分配器[24].寬頻帶高方向性定向禍合器是微波掃頻測(cè)量系統(tǒng)中傳統(tǒng)使用的信號(hào)分離器，近年來(lái)也出現(xiàn)了寬帶駐波比電橋在掃頻測(cè)量中顯示了很大的優(yōu)越性，而寬帶功率分配器用于掃頻衰減測(cè)量也有不少優(yōu)點(diǎn)，得到了日益廣泛的應(yīng)用。

寬帶高方向性定向禍合器是微波技術(shù)應(yīng)用中最廣泛的元件之一，其種類很多，設(shè)計(jì)各異，圖4-11介紹了一種利用高頻變壓器禍合的平衡電路[25l，其原理也類似一個(gè)定向耦合器。

當(dāng)脈沖信號(hào)施加到變壓器Tl上以后，此時(shí)脈沖通過(guò)脈沖變壓器Tl的原邊Ll在其副邊L2、L3上產(chǎn)生大小相同極性相反的電壓脈沖，分別加到被測(cè)線路和內(nèi)部阻抗平衡電路。如內(nèi)部平衡電路阻抗與被測(cè)電路波阻抗相近，則在發(fā)射脈沖的作用下，在L4、L5上產(chǎn)生一個(gè)大小相近，極性相反的電流信號(hào)，L6收到的信號(hào)極弱，達(dá)到了壓縮發(fā)射脈沖的目的。而當(dāng)線路上反射脈沖到來(lái)時(shí)，在L3與L5上產(chǎn)生的電壓大小相等，方向相反，回路電壓代數(shù)和為O，內(nèi)部平衡電路不起作用，反射脈沖電壓通過(guò)T2的線圈以全部變換到L6上，加到信號(hào)接收電路。該方法將發(fā)射信號(hào)抵消掉，而保留了反射信號(hào)。

駐波比電橋利用的是電阻惠斯頓電橋技術(shù)，在駐波測(cè)量中它能完成與定向耦合器相同的功能。因?yàn)樗旧砭褪且粋€(gè)反射計(jì)，有方向性，故又稱反射計(jì)電橋或定向電橋，其基本電路如圖4-12所示。與平衡電橋的情況相反，現(xiàn)在采用的是失衡電橋，由失衡輸出的大小來(lái)確定駐波比。

寬帶電阻功率分配器有兩種基本形式：兩電阻分配器和三電阻分配器，他們都是在傳輸線內(nèi)串聯(lián)純電阻構(gòu)成的，如圖4-13所示。在掃頻衰減測(cè)量中，經(jīng)常采用兩電阻寬帶功率分配器作為信號(hào)分離器，其特點(diǎn)是頻帶極寬，等效輸出駐波比小，

而在一般等分功率時(shí)采用三電阻分配器更好。

采用高頻變壓器禍合主要是便于發(fā)射的平衡處理，另外可以起到電氣絕緣保護(hù)的目的。但采用高頻變壓器禍合方式對(duì)高頻磁環(huán)要求很高，同時(shí)脈沖饋送效率比較低，典型的變壓器平衡方式將會(huì)有一半的能量消耗在平衡電路上。本設(shè)計(jì)的脈沖信號(hào)幅度最大也只有8V，如果經(jīng)過(guò)禍合以后，幅度必定會(huì)受到影響，同時(shí)該高頻變壓器禍合器在設(shè)計(jì)和結(jié)構(gòu)上并不容易實(shí)現(xiàn)。采用駐波比電橋的方式，主要是為了測(cè)量反射系數(shù)，對(duì)于確定反射脈沖什么時(shí)候反射回發(fā)射端沒(méi)有任何意義。

本設(shè)計(jì)中采用了交流藕合、繼電器開關(guān)控制的功率分配方式，其結(jié)構(gòu)與駐波比電橋相類似，但是測(cè)量方式和測(cè)量?jī)?nèi)容明顯不同。電路結(jié)構(gòu)如圖4-14所示。

因?yàn)闀r(shí)域反射儀是嵌入在示波器功能之上的，在示波器模式下，要求時(shí)域反射部分電路不能干擾到示波器電路的正常測(cè)量，因此必須由開關(guān)將這兩部分電路分離開。在這里采用的是干簧管(磁繼電器)作為開關(guān)器件，具有很高的耐壓特性。開關(guān)觸點(diǎn)在開路狀態(tài)下的擊穿電壓最小為250V(直流)，控制端與信號(hào)傳輸基本保持絕緣的狀態(tài)，兩者之間的擊穿電壓最小為l000V(直流)，因此完全不

影響脈沖信號(hào)的發(fā)送。三電阻主要起到平衡和阻抗匹配的作用，使輸出阻抗保持在50Ω左右;兩個(gè)電容起到隔直通交的作用，可將脈沖信號(hào)中直流成分去除，使脈沖信號(hào)保持在0電平之上。