高性能微處理器需要具有快速瞬態(tài)響應的低壓大電流供電系統。因此，交織多相同步降壓轉換器作為這些微處理器的電壓整流模塊(VRM)獲得廣泛應用，因為它們允許在小信號條件下采用更快速的系統控制器，可以減少輸出電壓紋波、降低輸入/輸出電容的成本。不過，在具有很大和快速的負載變化期間，交織相移會影響輸出電壓。

在與輸出功率相關的交流變量基礎上對系統穩(wěn)定性和小信號行為的研究結果表明：系統的狀態(tài)變量是流經等效電感的總電流和輸出電容上的電壓降。多相交織系統可以用這些變量完全表征，并等效于只有一個單相位的DC/DC轉換器，其中，線圈可以被并聯的全部電感(等效電感)代替，等效開關頻率是單相開關頻率的N倍(N是相位的數量)。

由這種模型可以看出，為什么用比單相系統更高的誤差放大器斜率(GBWP)可以實現更快的控制系統。當然，這樣做還有助于保持輸出電壓的穩(wěn)定，即使在負載瞬變時也能很好地得到穩(wěn)壓。然而，最近的CPU電氣規(guī)范中負載瞬變速率已經高達1200A/us(50ns為100A)，使得控制系統幾乎不可能及時響應這種陡峭的變化。結果是中頻以上輸出濾波器電容的成本上升，例如22uF多層陶瓷電容(MLCC)。

動作延時

目前使用的控制器一般要么是上升沿架構要么是下降沿架構，每種架構都有各自的優(yōu)缺點。采用下降沿控制架構的控制器在每個時鐘周期的開始打開，這種控制器可以響應控制器打開時發(fā)生的任何瞬態(tài)事件。然而，如果瞬態(tài)事件發(fā)生在控制器關閉期間，那么它必須等到下一個時鐘周期才能做出響應。而采用上升沿架構的控制器在每個時鐘周期內是關閉的，這種控制器可以響應在它關閉時發(fā)生的瞬態(tài)事件，但必須等到下一個時鐘周期才能響應這種控制器打開時發(fā)生的瞬態(tài)事件。在這兩種架構中，一般都會在PWM比較器的輸出端放置一個鎖存器，用以在響應瞬態(tài)事件時建立一個周期的延遲。

雙沿調制器在判斷何時打開或關閉時不受時鐘周期的約束，打開信號取決于誤差信號。同樣地，誤差信號會通知控制器何時關閉。這種架構再加上快速輸出反饋即可允許所有相位同時響應瞬態(tài)事件。雖然基本的雙沿調制器可以改善系統性能，但很重要的是還能解決引入系統響應延遲和妨礙理想瞬時響應的其它架構問題。如果將“動作延時(action delay)”看作是從控制器識別負載瞬變的發(fā)生到命令接通所有上邊(highside)功率MOSFET的時間，那么對這一延時的影響因素至少有以下幾種：

1. 遙測(Remote sense)用來以完全差分的方式檢測CPU上的電壓，采用運放實現。運放引入的延時Trb=1/GBWPrb(Trb=100ns)，其中GBWPrb在10MHz左右。遙測放大器必須從反饋路徑中移除，這可以通過只檢測遠端內核地(core ground)實現，這樣會損失高頻共模抑制比(CMRR)。圖1是傳統的遠端緩存連接，這里的遠端緩存會引入延時Trb，因為它位于反饋路徑上。圖2所示的遙測是在反饋路徑外實現的，因此Trb=0。

圖1：全差分CPU遙測，采用傳統遠端緩存連接

圖2：CPU地遙測，這是在反饋路徑外實現的

2. 與純粹的雙沿架構相比，采用鎖存器的雙沿實現方案會降低系統響應速度，不能發(fā)揮雙沿架構的優(yōu)勢。為了充分發(fā)揮雙沿架構的優(yōu)勢，系統中必須取消時鐘和鎖存器。然而，以成本為主導的解決方案受內嵌功率MOSFET驅動器的控制器的控制。這些驅動器會在每個開關邊沿產生噪聲，從而降低模擬前端的抗噪聲能力，冒很大的抖動風險。限制基底噪聲的方法有好幾種，如精確的IC設計、噪聲隔離的硅組件等。這些方法中有兩種具有較大的PWM斜坡(ramp)和鎖存PWM脈沖(latched PWM pulse)。

鎖存雙沿PWM調制器有很強的抗噪聲性能，但它會產生正比于開關周期的長動作延時Ta。當然也取決于負載瞬變發(fā)生的時刻。

在鎖存式雙沿PWM調制器中，最長的動作延時發(fā)生在下邊功率MOSFET接通時負載瞬變發(fā)生的時刻。約T/2的動作延時是可能的，其中T為開關周期。沒有鎖存器的雙沿調制器可以極大地改善消除Ta后的動作延時。

3. 誤差放大器本地環(huán)路必須在負載瞬變發(fā)生時避免急劇的輸出電壓下降。這樣控制環(huán)路可以忽略PWM斜坡，強迫所有的PWM脈沖為“1”，從而同時接通上邊的功率MOSFET。此時要求控制電壓處于飽和狀態(tài)。為了產生誤差放大器飽和狀態(tài)，需要在反饋網絡中插入電容Cp，如圖3所示。

圖3：負載瞬變時的COMP飽和

Cp為控制電壓(COMP)提供了導數分量(derivative component)。大的Cp電容可以使COMP更快飽和，很容易高于PWM斜坡電壓，但會使系統變得不穩(wěn)定，或可能產生抖動(因此增大輸出電壓紋波需要更多輸出電容)。如果Cp很小，系統雖然穩(wěn)定了，但COMP電壓可能不會上升到高于PWM斜坡電壓足夠高的位置，這是一個存在的風險。

無論如何，將控制電壓推高到高于PWM斜坡電壓的時間取決于PWM斜坡有多高、GBWP有多少。通常斜率為10V/s、PWM斜坡電壓為2V。斜率產生的延時Tsr=200ns。通常在數據表中斜率(和GBWP)很難得到保證，因為它可以擴展得非常大。這種擴展使得這部分動作延時不可預測。

Cp的值必須認真選擇，需要考慮到即使在最壞的斜率情況下(甚至不知道)，COMP電壓也會上升到高于PWM斜坡電壓。Cp的增加會產生抖動(增加輸出電壓紋波)，使系統變得不穩(wěn)定。穩(wěn)態(tài)狀況需要在負載瞬變過后很長一段時間才能恢復。

就Cp的選擇也有個矛盾之處：選擇Cp時需要考慮即使在最壞斜率情況下COMP電壓也能高過PWM斜坡，但Cp值也會設置負載瞬變后轉移的能量值。過高估計Cp會給輸出帶來太多的能量，從而產生較大的回鈴(ringback)電壓并增加穩(wěn)態(tài)的恢復時間。新一代非線性控制響應可以解決這個問題，它能取消延時Tsr，極大地改善盒狀內核電壓響應特性。

4.電源驅動器是控制器決策的硬件變換器(transducer)。電源驅動器能夠以最小的延時執(zhí)行命令非常重要。該延時等于T1和T2之和，其中T1代表切斷下邊功率MOSFET和接通上邊功率MOSFET之間的時間，T2是向驅動器本身傳送邏輯命令所需的時間。

具有嵌入式驅動器的控制器通常能減少這一延時，因為它們沒有T2。該延時來自控制器內很低速的數字緩存以及控制器與外部驅動器之間的大走線電容。通常商用控制器的數字緩存具有約1kΩ的飽和驅動電阻，而5英寸左右的走線電容約為100pF，因此可以得出T2≈100pFx1kΩ=100ns。

延時T1是驅動器內部延時與Tfall下邊和Trise上邊時間的總和。T2延時可能是100ns，T1也可能是100ns。

在了解這些延時參數后，在表1中我們比較了幾個主要的延時參數。動作延時有多個貢獻因素：Trb、Ta、Tsr、T1+T2。下面介紹如何減少除了Tsr以外的所有這些因素，同時也會介紹與沒有鎖存器的純雙沿調制器相關的所有考慮因素。

表：主要的延時參數值比較

LTB技術可以解決這些問題并消除Tsr

負載瞬態(tài)提升(Load Transient Boost, LTB)使用的“負載瞬態(tài)傳感器”是一種能在dv/dt超過內部門限時給出尖脈沖的電路。該電路的靈敏度可以通過改變與LTB引腳連接的外部網絡進行設置。該傳感器可以識別加載負載和斷開負載兩種瞬變情況。

如圖4所示，當發(fā)生負載瞬變時(加載負載)，“加載PWM斜坡電壓”輸出端的電壓(紅色)被設置為雙沿PWM斜坡的下層基值，從該值開始形成斜率為m的斜坡；當負載斷開時，“負載斷開PWM斜坡電壓”的輸出端的電壓(藍色)被設為雙沿PWM斜坡電壓的上層基值，從該值開始形成斜率為m的斜坡電壓。

圖4：負載瞬態(tài)提升方案

如圖5所示，每個負載加載斷開PWM斜坡再與COMP進行比較，產生正確的PWM脈沖，其脈沖寬度代表了系統需要的正確能量值。而誤差放大器將繼續(xù)在“小信號”條件下工作。

圖5：負載瞬態(tài)提升控制

負載斷開時，上述脈沖會切斷所有功率MOSFET，特別是下邊的功率MOSFET。這樣可以極大地改善輸出電壓響應。加載負載時，名為“PWMBOOST”的脈沖將與每個PWM脈沖在每個相位進行“或”操作。“或”操作可以取消交織相移，并傳送誤差放大器要求的正確數量的能量。“LTB BRAKE”是一種數字濾波器，可以跳過最接近的交織PWM脈沖，直接到PWMBOOST。這款濾波器能夠顯著地提高輸出電壓響應。

與LTB技術相關的動作延時有幾個ns：它直接以數字方式動作，對交織相移進行復位。這一延時主要是由傳感器比較器引起的(約10ns)。因此LTB技術可以將Tsr從100ns減少到10ns，并且最重要的是它能使系統對沒有保證的參數擴展不敏感。它還使得系統更“線性”，因為LTB傳送的能量是直接由誤差放大器控制的。

當所有上邊功率MOSFET導通從而增加電感電流時，整個電荷被用來在動作延時(AD)時間內保持輸出電壓。這意味著只有MLCC電容(通常為90%)才能提供輸出電壓，因為總的MLCC電容的等效串聯阻抗(ESR)遠小于總的大容量(bulk)電容(即15×10uF MLCC的總ESR為0.16mΩ，而4×560uF大容量電容的總ESR為1.5mΩ，比率為1:10，因此所需電荷的90%由MLCC電容提供)。

可以根據AD計算得出在負載瞬變ΔIo和時間長度To后至少需要多少MLCC電容才能保持輸出電壓在給定的電壓下降ΔVout內。動作延時后電感電流增加TL，其中：


在式中，L=電感值；N=相位數量；Vin=多相輸入電壓；Vo=輸出電壓。根據幾何公式計算可以得到：

該電荷的90%由MLCC維持，而10%由大容量電容提供，因此可以得到：


因此，與動作延時直接相關的MLCC電容的數量就變得非常重要，因為它們直接與成本有關。

仿真與實驗結果

仿真結果的依據是以下材料清單和規(guī)范：

1. 帶Intel socket 775的BTX母板模型；

2. 帶嵌入式驅動器和位于反饋路徑外的遙測電路的N=3相交織控制器；

3. 開關頻率為450kHz；

4. 在To=50ns內負載瞬變范圍為15A到65A(ΔIo=50A)；

5. 電感L=200nH、DCR為0.5mΩ；

6. 大容量電容Oscon 4×560uF，ESR為6mΩ；

7. MLCC電容15×10uF和3×22uF；

8. 系統輸出阻抗(固定偏差)Rd=1mΩ；

9. 每相上邊1×STD55NH30LL；

10. 每相下邊1×STD95NH30LL；

11. 輸入電壓Vin=12V；

12. 輸出電壓Vo=1.4V；

13. 輸出電壓紋波<10mVp-p。

仿真結果很好地表明了交織相移如何被取消的。當交織相移為零時，輸出電壓由MLCC電容維持，最重要的是22uF的MLCC電容。為了去除任何回鈴或過多的傳送能量，LTB Brake機制可減少流進三個電感中任一個的電流。因此，輸出電壓具有真正的輸出阻抗(盒狀波形)。4~5us后輕微的下沖是控制環(huán)路恢復穩(wěn)態(tài)狀況所需的時間，它與系統的總GBWP和電流共享環(huán)路增益有關。在這個低頻點，系統還對大容量電容的數量敏感。

如果采用公式1、2和3以及早前所述的電氣規(guī)范，可以得出：ΔVout =Rd×ΔIo=1mΩ×50A=50mV；TL=314ns；ΔQ =12uC；CMLCC =216uF。該等效電容對應于15×10uF和3×22uF。

在負載斷開時，LTB脈沖切斷所有功率MOSFET。這一功能可以減少輸出大容量電容的額外電荷，因為電感電流的斜率從Vo/L到(Vo+Vd)/L有了很大的提高，其中Vd是下邊功率MOSFET的體-漏二極管電壓降。該功能還能避免負電流流進電感，從而取消輸出電壓反向回鈴。

實驗測量結果是利用第一款實現LTB技術的商用產品獲得的。該產品現在是ST公司的L6713A，L6713A首次采用了完整的機制來減少動作延時、反饋路徑外的遙測、異步雙沿調制器、LTB技術和嵌入式驅動器。該器件可以采用2個或3個交織相位，適合Intel的VR10.x、VR11和AMD的K8-F處理器使用。

實驗結果與仿真結果的相同材料清單和相同規(guī)范有關。少量的回鈴來自于建模不完善的母板寄生效應。基于上述原因，輸出電壓尖峰也要高于仿真結果。加載負載和斷開負載時的響應時間(恢復穩(wěn)態(tài)狀況所需的時間)對仿真和實驗測量來說是相同的。

作者：Osvaldo Zambetti

資深設計師

Alessandro Zafarana

設計經理

工業(yè)和功率轉換分部

意法半導體公司