硬件系統(tǒng)高可靠性設(shè)計

1 硬件電路設(shè)計硬件電路原理如圖1所示，在具體設(shè)計中，每個部分都應(yīng)考慮抗干擾問題，以最大限度地減小干擾對整個系統(tǒng)性能的影響，確保系統(tǒng)具有足夠高的可靠性。圖1 智能控制器硬件電路原理框圖①DSP部分本控制器以TI公司的TMS320F2812（以下簡稱F2812）為核心，它是一款專用于控制的高性能、多功能、高性價比的32位定點(diǎn)DSP芯片。F2812部分的電路設(shè)計重點(diǎn)考慮如下問題：● 電源上電次序。F2812為低電壓、多電源DSP，必須滿足I/O電源先于CPU內(nèi)核電源上電的次序，且兩者上電時間差不能太長（一般不超過1s），否則會影響器件的使用壽命甚至損壞器件。本文采用TPS75733KTT和TPS76801Q電源芯片設(shè)計電源模塊，滿足了上述上電次序的特殊要求?！?系統(tǒng)時鐘。F2812要求輸入時鐘信號電平為1.9V（此時主頻最高可達(dá)150MHz）或1.8V（此時最高主頻為135MHz），而普通晶振的輸出電平為5V或3.3V，因此不能直接采用晶振設(shè)計系統(tǒng)時鐘。為提高系統(tǒng)整體工作的穩(wěn)定性和可靠性，本設(shè)計采用一個晶體和兩個電容與F2812片內(nèi)時鐘模塊構(gòu)成振蕩電路，滿足了時鐘要求?！?未用輸入/輸出引腳的處理。未用輸入引腳不能懸空不接，對于關(guān)鍵的控制輸入引腳（如Ready和Hold等），應(yīng)固定接為高電平或低電平，非關(guān)鍵的輸入引腳應(yīng)將其上拉或下拉為固定電平；未用的輸出引腳可懸空不接。②電源部分本設(shè)計針對直流側(cè)采取了如下措施：● 電源按內(nèi)部和外部兩類單獨(dú)分開供電，并采取隔離、濾波及接地等技術(shù)措施。內(nèi)部電源負(fù)責(zé)F2812核心系統(tǒng)供電，并設(shè)有電壓監(jiān)視器，用于電源異常保護(hù)；而外部電源只與外部接口聯(lián)系。● 模擬電源和數(shù)字電源分開，分別采用獨(dú)立的電源供電?！?對整流后的直流電壓采取了二級穩(wěn)壓方式，以保證前級穩(wěn)壓器受影響后仍能輸出規(guī)定的電壓。③輸入輸出通道部分輸入輸出通道與過程相連，是過程干擾進(jìn)入DSP系統(tǒng)的主要通道，也是DSP系統(tǒng)抗干擾設(shè)計的重要內(nèi)容之一。輸入輸出通道抗干擾設(shè)計主要采取隔離措施，這樣可大大提高過程通道上的信噪比。④通信部分F2812芯片具有兩個串行通信接口，可根據(jù)具體需要自由配置成標(biāo)準(zhǔn)串口RS-232或RS-485。本設(shè)計采用RS-232，且為了提高整個系統(tǒng)的抗干擾能力，選用了高抗干擾性驅(qū)動芯片MAX3160，并采用高速光耦進(jìn)行隔離。2 PCB電路板設(shè)計與制作目前，電子設(shè)備普遍采用PCB電路板進(jìn)行裝配。隨著集成電路及相關(guān)技術(shù)的飛速發(fā)展，PCB上的元器件密度越來越高，PCB設(shè)計與制作的質(zhì)量對DSP系統(tǒng)可靠性的影響也越來越大。因此，在設(shè)計和制作PCB的時候，不僅要考慮元器件和線路的布置，還應(yīng)符合相關(guān)的抗干擾設(shè)計規(guī)則。①PCB布局PCB布局非常重要，它不僅決定電路板的視覺效果及自動布線的布通率，更重要的是會影響儀器的整體性能，所以，布局時必須綜合考慮，并遵循一定的規(guī)則，具體包括：● PCB板的幾何尺寸應(yīng)合適，尺寸過大會增加線路阻抗，降低抗噪聲能力，尺寸過小則影響散熱，且相鄰線條易受干擾；● 應(yīng)將元件及信號合理分區(qū)，將強(qiáng)、弱信號分開，數(shù)字與模擬信號分開，干擾源與敏感元件分開；● 盡可能按信號流程布置各功能模塊的位置，使信號方向一致；● 以每個功能模塊的核心元件為中心進(jìn)行元器件布局，且應(yīng)考慮元器件排列及焊接，不能太密；②PCB布線在PCB設(shè)計過程中，布線工作的技巧性很強(qiáng)，是非常重要的一步。布線時應(yīng)遵循如下規(guī)則：● 相鄰兩層的布線方向應(yīng)盡量垂直，必要時可加地線隔離；● 地線和電源線應(yīng)盡量加粗，以減小壓降和降低耦合噪聲；● 數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，布線時，應(yīng)盡量將模擬器件遠(yuǎn)離數(shù)字信號線，并用地線把數(shù)字區(qū)與模擬區(qū)隔離；● 整個PCB板對外只有一個地線節(jié)點(diǎn)，而在PCB板內(nèi)部，數(shù)字地和模擬地則是分開的，通?？蓪?shù)字地和模擬地在D/A轉(zhuǎn)換器的模擬地引腳處連在一起；③電源線設(shè)計解決干擾問題的辦法是將電源部分的器件單獨(dú)放在一起，然后用正反兩條較粗的地線與其他部分完全隔離，再在電源器件附近放置旁路電容和去耦電容，以最大限度地減少輸出電源線上的干擾。另外，應(yīng)根據(jù)電流的大小，盡量加寬電源線，并盡可能使電源線和地線的走向與數(shù)據(jù)傳輸方向一致，以提高系統(tǒng)的抗噪聲能力。④地線設(shè)計電子系統(tǒng)的噪聲和干擾與其接地方式有密切的關(guān)系，良好的接地往往可解決大部分干擾問題。對于低頻電路，布線和元器件間的電感影響比較小，而接地電路形成的環(huán)流對干擾影響會較大，此時應(yīng)采用一點(diǎn)接地方式，以盡可能減小地線上的電位差；而對于高頻電路，地線阻抗會變得很大，此時縮短地線長度，以減小地線阻抗就成為關(guān)鍵問題，所以應(yīng)采用就近多點(diǎn)接地方式。此外，應(yīng)盡量加粗接地線，以減小地線電阻，否則，會由于接地電位變化而導(dǎo)致信號電平不穩(wěn)，進(jìn)而降低抗噪聲能力。⑤濾波電容設(shè)計選luF～l0uF的電容跨接在電路板入口處的電源線與地線之間，這樣能有效消除低頻干擾。而對于高頻干擾信號，可用0.01μF和0.1μF的電容放在電源和地的引腳旁，特別是要在每個集成電路芯片的電源線和地線之間直接接入0.1μF的高頻電容。另外，也可采用鐵氧體磁珠來做高頻濾波，它可等效為一個電阻和一個電感的串聯(lián)，其高頻時的交流阻抗很大，而直流阻抗卻很小（接近于0Ω），這樣，高頻干擾信號就被吸收，并以熱量形式消耗。3 空間抗干擾問題抗空間干擾的主要措施就是屏蔽。本設(shè)計采用常用的屏蔽的方法，即用低電阻材料作成屏蔽罩，把干擾源或易受干擾的部分包圍起來，這樣，既防止了干擾源向外施加干擾，也避免了易受干擾部分接收外來的干擾。軟件系統(tǒng)高可靠性設(shè)計1 軟件的抗干擾設(shè)計除上述的硬件抗干擾措施之外，軟件上也應(yīng)做好抗干擾設(shè)計。①看門狗中斷的應(yīng)用在程序設(shè)計時，每隔一段程序插入一個看門狗計數(shù)器復(fù)位指令，這樣，在程序運(yùn)行過程中，如果進(jìn)入死循環(huán)或非法代碼區(qū)，就不能使計數(shù)器清零，當(dāng)該計數(shù)器溢出時，就會使系統(tǒng)復(fù)位并重新運(yùn)行，此時如果干擾或故障已消除，則系統(tǒng)就從故障狀態(tài)恢復(fù)正常。②假中斷處理在程序設(shè)計時，應(yīng)給每一個中斷都編寫程序，在中斷服務(wù)程序中清除中斷標(biāo)志并使程序正常返回，這就保證了程序的穩(wěn)定運(yùn)行。③指令冗余技術(shù)對開中斷關(guān)中斷、中斷初始化、系統(tǒng)寄存器初始化及定時器定時值設(shè)置等重要指令采取指令冗余技術(shù)，即多進(jìn)行一次重復(fù)寫操作，以確保這些重要指令的正確執(zhí)行。2 控制算法的可靠性問題本控制器的控制算法設(shè)計主要考慮以下兩個方面的內(nèi)容：一是控制規(guī)則的準(zhǔn)確性問題，通過對從白內(nèi)障手術(shù)專家那里獲得的手術(shù)經(jīng)驗(yàn)數(shù)據(jù)進(jìn)行反復(fù)的考證和分析，并結(jié)合相關(guān)的實(shí)驗(yàn)情況，從中提取有代表性的數(shù)據(jù)作為編寫控制規(guī)則的依據(jù)；二是控制器的完備性問題，即對于任意的輸入，控制器都可給出合適的控制輸出，這主要取決于數(shù)據(jù)庫和規(guī)則庫。數(shù)據(jù)庫方面，對于任意的輸入，總能找到一個模糊集合，使得該輸入對于該模糊集合的隸屬度值不小于某一正數(shù)ε（通?？扇?epsilon;為0.5）；規(guī)則庫方面，應(yīng)避免出現(xiàn)因推理機(jī)搜索不到合適的控制結(jié)果而造成系統(tǒng)失控的現(xiàn)象，也即對于任意的輸入，應(yīng)確保至少有一條可適用的規(guī)則，且其適用度應(yīng)大于某一正數(shù)（可取0.5），同時，控制規(guī)則數(shù)不能太少，當(dāng)然也不宜太多，實(shí)際中，在滿足控制器完備性要求的情況下，應(yīng)盡量減少控制規(guī)則數(shù)目。