3D Ics（三維集成電路）在不同的應(yīng)用上面表現(xiàn)出不同的優(yōu)勢。得益于其較短和較低的電容互聯(lián)線，它可以在增強性能的同時降低其功率。例如我們將它應(yīng)用到邏輯電路的棧儲存上，就可以得出相對應(yīng)的效果。這種電路可以給類似手機的移動應(yīng)用提供一個較小的整體封裝。當更多的小管芯被裝配來替代SOC之后，采用這種電路還能提高產(chǎn)量。當電路的單獨處理的性能和集成度沒被強制執(zhí)行，三維集成電路就也會允許模擬和數(shù)字IP去達到這個目標。出于對其應(yīng)用目標的考慮，人們對其比較成本和可靠性的討論莫衷一是。但在這個領(lǐng)域的發(fā)展過程中，還會有更大預(yù)期的提高。

在接下來的兩三年，廠商將主要集中在利用硅互邊導(dǎo)電物（Sis）的2.5D方法，這使基于目前方案的內(nèi)存、傳感器和混合信號設(shè)計的封裝更緊湊、帶寬更廣和集成度更高。SIs有著簡單和方便的熱管理等優(yōu)點。其需要的工具則有所增加：檢驗工具已經(jīng)延伸到處理新設(shè)計規(guī)格、管芯內(nèi)的排列。測試工具有新的性能，就是在堆棧和封包之后，利用設(shè)備去測試沒有物理訪問權(quán)限的芯片?，F(xiàn)在已經(jīng)研發(fā)出新的抽取模型去提供更精確的TSV建模，布線工具也有著一些額外的封裝底層協(xié)議、布局和輸出性能。

當我們開始討論全3D這種利用TSV（硅穿孔）去將兩個或多個不同的，并也已經(jīng)過處理的帶有有源電路區(qū)的管芯連接起來的方法的時候。我們希望第一個應(yīng)用會是在邏輯電路上的內(nèi)存和傳感器，尤其是邏輯電路上的內(nèi)存。廣泛的I/O標準和通過TSV的驅(qū)動在電源管理方面有著非常吸引人的特性?；谠O(shè)計的硅穿孔的工具的發(fā)展延伸也有很大的影響力，與內(nèi)存BIST一起承擔起對堆棧存儲器的驗證和修復(fù)這個重要作用。

盡管這經(jīng)常被稱為大規(guī)模的轉(zhuǎn)變，但我們希望在中期那些同類型邏輯分區(qū)跨過多樣芯片的應(yīng)用不多。例外的情況是對那些垂直傳送的信號會產(chǎn)生一個架構(gòu)上的優(yōu)勢。其中一個得益在GPU。現(xiàn)實是這些架構(gòu)將會驅(qū)動分配，也會允許利用當前小幅度增強的布局技術(shù)執(zhí)行物理實現(xiàn)。

從長遠看來，同類型邏輯管芯3D堆棧的充分利用，或許是為了應(yīng)對晶體管擴展這個最終目標，這需要對設(shè)計流程進行廣泛的轉(zhuǎn)變。這包括了設(shè)計和仿真技術(shù)，這使TSV能夠工作在有效電路區(qū)域，邏輯和物理設(shè)計工具集成在一起去達到管芯許可系統(tǒng)級別的最優(yōu)化，同時這也會改進熱量和功率輸送、動力輸送、封裝設(shè)計和建模工具。