前面說(shuō)了一大堆，無(wú)非論證了，除了大家熟悉的xx納米（線寬）越小制程越先進(jìn)，評(píng)價(jià)目前半導(dǎo)體制程水平還有兩點(diǎn)：Poly/SiON柵極和HKMG柵極的檔次差距，以及如果同樣是HKMG柵極的情況下，采用前柵極工藝（gate-first）和后柵極工藝（gate-last）對(duì)芯片在實(shí)際應(yīng)用時(shí)的影響。

這里再總結(jié)一下：

（1）與poly/SiON相比，使用HKMG柵極，晶體管能做的更小，漏電也更少

（2）在高性能/低功耗方面，使用后柵極工藝HKMG柵極的芯片較好

可能大家會(huì)提到FinEFT即3D晶體管，這個(gè)是整個(gè)晶體管層面上的創(chuàng)新（三柵極晶體管），而之前我們討論的、無(wú)論是關(guān)于HKMG柵極和poly/SiON柵極，還是gate-first/gate-last工藝，創(chuàng)新僅僅局限在傳統(tǒng)晶體管的柵極上?？紤]到目前只有Intel 一家實(shí)現(xiàn)了3D晶體管的大規(guī)模量產(chǎn)和實(shí)用，其他廠商完全與其不在一個(gè)檔次上，而此文的主要目的是比較臺(tái)積電、Globalfoundries、三星目前半導(dǎo)體制程工藝的優(yōu)劣，所以就不再深究FinEFT的影響了。

臺(tái)積電28nm制程工藝分布情況

臺(tái)積電目前四種適應(yīng)不同市場(chǎng)定位設(shè)備的28nm工藝，其中HP、HPL、HPM皆采用了HKMG柵極和后柵極工藝，而LP采用了poly/SiON柵極和前柵極工藝。所以，綜合來(lái)看，HPM最好，LP最差。

參照上圖，性能方面HPM＞HP＞HPL＞LP，漏電HPL＜HPM＜LP＜HP。

實(shí)用層面，高通MSM8960 Snapdragon S4使用的就是28nm LP工藝，而紅米吹噓的聯(lián)發(fā)科四核芯片MT6589T也是臺(tái)積電最差的28nm LP工藝。

HPM的實(shí)用典范則是高通的驍龍800。最近MTK（聯(lián)發(fā)科）發(fā)展勢(shì)頭驚人，已經(jīng)曝光的下一代四核芯片MT6588和八核芯片MT6592將采用臺(tái)積電28nm級(jí)別綜合最好的HPM工藝。

英偉達(dá)A15核心的Tegra 4使用的是漏電最少的HPL，看來(lái)為了控制A15的功耗，英偉達(dá)也只有在制程工藝上彌補(bǔ)了。

GlobalFoundries的28/32nm 制程工藝情況