遲滯電路（hysteresis circuit）又稱施密特觸發(fā)電路（schmitt trigger circuit）。因他能濾除干擾噪聲而獲得很廣泛的運用。在一些應用場合中，特別在某些模/數(shù)轉換電路中^[1]，遲滯比較器作為抗干擾的比較器應用較多。為了獲得更好的轉換效果，需要較好地選擇遲滯比較器正端輸入的基準電壓。而信號的未知為確定基準電壓帶來麻煩。本文設計的一種加入濾波器的遲滯比較器解決了這個問題。

1 遲滯比較器的設計

遲滯性是比較器的一種特性，他使比較器的輸入閾值隨輸入(出)電平而改變。比較器實現(xiàn)的方法很多。他們都有不同形式的正反饋。最常見的即是由放大器接成正反饋組成。這類遲滯比較器由于方便的設計和放大器的標準生產成為主流。設計選用了最常見的由放大器正反饋的設計，如圖1所示。

由米爾曼公式可得輸入電壓升高和降低時的基準電壓如下式：

而電路能濾掉的噪聲即遲滯性為：

由上式可知，遲滯性由電源電壓和R₄，R₅阻值決定。本設計中V_r的大小是變成的，因此正負基準電壓也隨V_r變化，為了達到自適應的目的希望基準電壓對輸入有好的跟隨性同時減小輸出端的影響。因此將R₄取值得比R₅要小一個數(shù)量級。

2 濾波器的設計

設計濾波器往往要考慮下列因素：

（1）工作頻率范圍。

（2）參數(shù)變化的靈敏度及穩(wěn)定度。

（3）實際元件的重量和大小。

（4）運算放大器的電壓源。

2.1 濾波器的選擇^[2]

本設計是工作在低頻的比較器。此時當信號頻率是低頻時可以考慮的方式有低通、帶通或全通，同時還可選擇一階或多階。在考慮此設計后，一階濾波器在此設計中是較好的，且低通濾波器是相對比較簡單的，所以設計選擇低通濾波器。簡單低通濾波器通?？捎呻娙菖c電阻組成。本設計采用了電容與電阻并聯(lián)接地的方式，最后的濾波器連同遲滯比較器設計如圖2所示。

2.2 元件值的確定^[3]

一階的濾波器有公用的傳輸函數(shù)：

其中Z是T(S)的零點，P是極點，在S平面上，Z可能落在正實軸或負實軸上，而P永遠落在負實軸上。其中K為正數(shù)時由函數(shù)T（S）的相位公式得：

由圖2得其傳輸函數(shù)標準形式為：

則：

對于S，當S＝jω＝0時：

當S＝jω趨向無窮大∞時：

由上式可知，電阻值可按設計的要求大概約束，如果需要其是低通濾波器則有關系式：

當上式成立時，濾波器為低通。當R為正實數(shù)時與上式等價。同時需要S＝0時|T（S）|接近1為約束條件。由以上條件可知R1的電阻最大，R3的電阻與其有可比性。在此取R₁＝10R₃，R₂的電阻比其低幾個數(shù)量級。

下面進行相位約束條件的探討:

將S＝jω代入式（2）中有：

計算相位的公式如下：

由式（6）結合式（1）可得：

要此電路在1 rad/s為處有45°的相位落差即要求：

而結合式（3）,（4）,（5），因為R₁＝10R₃，R₂的電阻比其低幾個數(shù)量級，則有：

兩式聯(lián)立求解并取C＝1，可得：

根本式（7）：當一個方程有兩個未知數(shù)，可取得的某一個為定值。如果計算后是合理值，便能解決問題。選擇P＝0.005，由式（7）得Z＝1，則：

從以上的結果可以找出元件值^[3]。由于C_new＝ ，R_new＝k_mR_old，根據實際電路中元件值的需要，如果按k_f＝1來設計很難與實際電容大小匹配。在此令k_f＝1 000，k_m＝420。得電路元件的實際值為：R₁＝840kΩ，R₃＝84kΩ，R₂＝420Ω，C＝2.34μF。再將C的值標準化為2.2μF。對R₄選擇值為R₃的1/10，即8.4kΩ，R₅則確定為R₄的20倍為170kΩ。

3 仿真和討論

仿真在HSpice^[5]下進行，設定其電源電壓為2.3V，輸入信號選擇正弦信號。用HSpice的表示方法^[6]為sin（1.2V 0.45V 1Hz）即直流偏置為1.2V，幅值為0.45V，頻率為1Hz。其仿真波形如圖3所示。

圖3（a）即是輸入電壓隨時間變化的波形，圖3（b）中虛線為比較器正端的電壓，其相位與輸入電壓相同，在波谷由于輸出端反饋而畸變；實線表征比較器負端電壓，相位超前，完成預先設計。則圖3（c）中可見符合輸入信號的方波輸出。多種信號的輸入測試表明，電路的適應性較好，能在多個不同偏置條件的輸入下工作。經過電路仿真有以下結論：

（1）此電路有較好的適應性，能在不同的偏置條件的輸入下工作。

（2）由于低通濾波器的原因，電路具有頻率選擇的功能。

（3）遲滯比較器提高了抗干擾能力，可將此電路形式推廣。如果濾波器是高通的，則可用在較高頻率中。對濾波器的形式也可多加選取。只要使兩端的信號產生相位差，電路的比較功能就能實現(xiàn)。