摩爾定律的放緩正在迫使芯片設(shè)計行業(yè)尋找全新的計算范式。傳統(tǒng)馮·諾依曼架構(gòu)中,處理器與存儲器分離,數(shù)據(jù)在兩者之間反復(fù)搬運,這一“存儲墻”瓶頸在數(shù)據(jù)密集型應(yīng)用中愈發(fā)突出。以邊緣計算場景為例,圖像識別、語音處理、傳感器融合等任務(wù)中,數(shù)據(jù)搬運所消耗的能量可達實際計算能量的數(shù)十倍甚至上百倍。存內(nèi)計算技術(shù)的核心理念正是打破這一壁壘——讓存儲器本身具備計算能力,在數(shù)據(jù)存儲的位置直接完成運算。當(dāng)存內(nèi)計算與邊緣計算需求相遇,一種全新的數(shù)字集成電路架構(gòu)應(yīng)運而生。
物聯(lián)網(wǎng)與人工智能技術(shù)的迅猛發(fā)展對邊緣節(jié)點計算平臺的實時數(shù)據(jù)處理能力與能效提出了更高的要求,基于新型存儲器的非易失存內(nèi)計算技術(shù)可以實現(xiàn)數(shù)據(jù)的原位存儲與計算、最小化數(shù)據(jù)搬運帶來的功耗與延遲開銷,從而大幅提升邊緣設(shè)備的數(shù)據(jù)處理能力與效能比。然而,由于基礎(chǔ)單元特性的非理想因素,陣列中的寄生效應(yīng)以及模數(shù)轉(zhuǎn)換電路的硬件開銷,非易失存內(nèi)計算仍然面臨計算性能與能效方面的限制。圍繞上述關(guān)鍵問題,微電子所劉明院士團隊采用跨層次協(xié)同設(shè)計的方法,提出了高并行與高效能比的新型RRAM存內(nèi)計算結(jié)構(gòu)。