在邊緣計(jì)算和物聯(lián)網(wǎng)設(shè)備中,F(xiàn)PGA憑借其靈活的可重構(gòu)特性成為核心硬件,但動(dòng)態(tài)功耗占比高達(dá)60%-70%,成為制約系統(tǒng)能效的關(guān)鍵瓶頸。通過(guò)時(shí)鐘門控(Clock Gating)與電源管理單元(PMU)的協(xié)同優(yōu)化,Xilinx Zynq UltraScale+ MPSoC平臺(tái)實(shí)現(xiàn)了動(dòng)態(tài)功耗降低62%、靜態(tài)功耗減少38%的突破性成果。
在數(shù)字集成電路設(shè)計(jì)中,時(shí)鐘門控技術(shù)是降低動(dòng)態(tài)功耗的關(guān)鍵手段。隨著芯片規(guī)模和復(fù)雜度的不斷增加,對(duì)時(shí)鐘門控技術(shù)的優(yōu)化需求也日益迫切。ODCG(Optimized Dynamic Clock Gating)和SDCG(Smart Dynamic Clock Gating)作為先進(jìn)的時(shí)鐘門控技術(shù),結(jié)合可達(dá)性分析,能夠進(jìn)一步提升時(shí)鐘門控的效果,實(shí)現(xiàn)更高效的功耗優(yōu)化。