在FPGA設(shè)計中,資源利用率直接影響系統(tǒng)性能與成本。據(jù)統(tǒng)計,傳統(tǒng)設(shè)計方法平均導(dǎo)致30%的LUT與觸發(fā)器資源浪費,而通過動態(tài)分配技術(shù)可將利用率提升至90%以上。本文結(jié)合Xilinx UltraScale架構(gòu)特性,系統(tǒng)闡述LUT與觸發(fā)器的動態(tài)分配原理及實現(xiàn)方法,并提供可復(fù)用的Verilog代碼示例。
首先,“嵌入式”這是個概念,準(zhǔn)確的定義沒有,各個書上都有各自的定義。但是主要思想是一樣的,就是相比較PC機這種通用系統(tǒng)來說,嵌入式系統(tǒng)是個專用系統(tǒng),結(jié)構(gòu)精簡,在硬件和軟件上都只保留需要的部分,而將不需要的部分裁去(可裁剪)。