同步整流驅(qū)動芯片的導通延遲精度已成為決定系統(tǒng)效率與可靠性的核心參數(shù)。當導通延遲縮短至10ns級時,MOSFET的開關動作與變壓器次級電壓的同步誤差被壓縮至極限,此時交叉導通風險如同懸在工程師頭頂?shù)倪_摩克利斯之劍。本文以MPS MP6924與Silergy SY5875兩款典型芯片為樣本,從時序控制、驅(qū)動能力、保護機制三個維度,解析10ns級延遲下的交叉導通風險評估方法。
是德科技創(chuàng)新技術峰會來襲,報名領好禮
單片機到底是個什么東西(免費)
C 語言靈魂 指針 黃金十一講 之(7)
3小時學會PADS做任意PCB封裝類型方法技巧
Altium Designer 19實戰(zhàn)速成視頻
內(nèi)容不相關 內(nèi)容錯誤 其它
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務 | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號:京ICP證070360號 21ic電子網(wǎng) 2000- 版權所有 用戶舉報窗口( 郵箱:macysun@21ic.com )
京公網(wǎng)安備 11010802024343號