通信系統(tǒng)中Viterbi譯碼的Matlab仿真與實現(xiàn)
卷積編碼 viterbi譯碼
維特比編碼譯碼器Viterbi譯碼算法verilog代碼
(2 1 7)卷積碼Viterbi譯碼器FPGA實現(xiàn)方案.pdf
維特比編碼譯碼器 Viterbi譯碼算法 verilog代碼
viterbi譯碼器和rake接收機的設(shè)計
肌電設(shè)計開發(fā)
智能道閘系統(tǒng)二次開發(fā)熟悉linux系統(tǒng)
尋求成熟的 3.5kW 半橋電磁爐電路方案設(shè)計
基于V821的視頻系統(tǒng)設(shè)計
光譜儀電路(主控版)
基于心電信號或肌電信號的精神疲勞度檢測模塊
《21ic技術(shù)洞察》系列欄目第二期:工業(yè)自動化中的AI視覺系統(tǒng)
vim從入門到精通第02季:使用插件定制自己的IDE開發(fā)環(huán)境
19年最新小程序行業(yè)分析
Allegro 高速PCB設(shè)計軟件使用技巧
手把手教你學(xué)STM32-Cortex-M3(入門篇)
內(nèi)容不相關(guān) 內(nèi)容錯誤 其它
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號:京ICP證070360號 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口( 郵箱:macysun@21ic.com )
京公網(wǎng)安備 11010802024343號