我們已經(jīng)介紹了多種易于實現(xiàn)的減輕Cortex-M設(shè)備上CPU功耗的方法。當(dāng)然,還有其他因素影響功耗,例如用于加工設(shè)備的處理工藝或者用于存儲應(yīng)用代碼的存儲器技術(shù)。工藝和存儲技術(shù)能夠顯著影響運行時功耗和低功耗模式下的漏電,因此也應(yīng)當(dāng)納入嵌入式開發(fā)人員的整體功耗設(shè)計考慮之中。
是德科技創(chuàng)新技術(shù)峰會來襲,報名領(lǐng)好禮
印刷電路板設(shè)計基礎(chǔ)
Altium Designer 操作小知識
51單片機到ARM征服嵌入式系列課程
嵌入式軟件調(diào)試專題第01季:調(diào)試原理入門
內(nèi)容不相關(guān) 內(nèi)容錯誤 其它
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號:京ICP證070360號 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口( 郵箱:macysun@21ic.com )
京公網(wǎng)安備 11010802024343號