模擬IC未使用的引腳如何處理

模擬IC上的未使用引腳可能會通過靜電放電(ESD)而大大提高器件過早失效的風(fēng)險(xiǎn)。盡管不用的輸出端可以不用連接，而且一般也如此，但無論這個(gè)引腳是模擬的還是數(shù)字的，通常最好連接到一個(gè)電源。在單電源系統(tǒng)中，通常是連

基于OrCAD／PSpice的晶體振蕩電路設(shè)計(jì)仿真

摘要：通過對電容三點(diǎn)式振蕩電路和石英晶體振蕩器等效電路的計(jì)算分析，設(shè)計(jì)并改進(jìn)了石英晶體振蕩器電路。在OrCAD／PSpice環(huán)境中完成了電路的時(shí)域和頻域仿真分析，對影響振蕩電路起振特性的因素進(jìn)行了探討，進(jìn)一步驗(yàn)證

三相異步電動機(jī)繞組故障分析和處理

繞組是電動機(jī)的組成部分，老化，受潮、受熱、受侵蝕、異物侵入、外力的沖擊都會造成對繞組的傷害，電機(jī)過載、欠電壓、過電壓，缺相運(yùn)行也能引起繞組故障。繞組故障一般分為繞組接地、短路、開路、接線錯(cuò)誤?，F(xiàn)在分別

穩(wěn)定系統(tǒng)中的慣性MEMS的頻率響應(yīng)分析方案

穩(wěn)定系統(tǒng)簡介　　無人飛行器安裝的監(jiān)控設(shè)備、海上微波接收機(jī)、車輛安裝的紅外成像系統(tǒng)傳感器以及其他儀器系統(tǒng)都需要具有穩(wěn)定的平臺，以達(dá)到最佳性能，但它們通常在可能遇到振動和其他類型不良運(yùn)動的應(yīng)用中使用。振動

突破精度限制——了解運(yùn)算放大器的精度挑戰(zhàn)

摘要在精密測量過程中，系統(tǒng)工程師們面臨的第一個(gè)挑戰(zhàn)便是如何選擇具備最佳性能的運(yùn)算放大器以及安裝在其周圍的其他組件。這項(xiàng)工作很重要。在一些有空間限制的應(yīng)用中，工程師們常常會尋求體積最小的封裝，但是這種小

基于DGS結(jié)構(gòu)的超寬帶高通濾波器設(shè)計(jì)

0 引言在微波集成電路中，為了抑制低頻雜散，通常要使用小型化的高通濾波器，對于微波集成電路來說，微波高通濾波器一般有兩大類設(shè)計(jì)方法，第一類是用集中或半集中的元件實(shí)現(xiàn)，高通濾波器的衰減特性由相應(yīng)的低通原型

直接數(shù)字頻率合成器DDS的優(yōu)化設(shè)計(jì)

新一代的直接數(shù)字頻率合成器DDS，采用全數(shù)字的方式實(shí)現(xiàn)頻率合成。與傳統(tǒng)的頻率合成技術(shù)相比DDS具有以下特點(diǎn)：(1)頻率轉(zhuǎn)換快。直接數(shù)字頻率合成是一個(gè)開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，其頻率轉(zhuǎn)換時(shí)間主要由頻率控制字狀態(tài)改

基于TMS320LF2407的變頻技術(shù)研究

常見的AC／DC／AC變頻器，是對輸出部分進(jìn)行變頻、變壓調(diào)節(jié)，而且在多種逆變控制技術(shù)中，應(yīng)用最廣泛的一種逆變控制技術(shù)是正弦脈寬調(diào)制(SPWM)技術(shù)。在變頻調(diào)速系統(tǒng)中，應(yīng)用DSP作為控制芯片以實(shí)現(xiàn)數(shù)字化控制，它既提高

PCB軟件比較分析

protel優(yōu)點(diǎn)：人性化，界面簡單，操作簡單，什么都能改，你想怎么樣畫就怎么樣畫。 畫封裝，拼版，生產(chǎn)gerber等都還挺方便。缺點(diǎn)：除以上優(yōu)點(diǎn)都是缺點(diǎn)，呵呵。 覆銅功能極差，文件很大，畫大些的板子機(jī)子基本拖不動，

DSP電磁的兼容性問題簡析

1 引言自從20世紀(jì)80年代初期第一片數(shù)字信號處理器芯片(DSP)問世以來，DSP就以數(shù)字器件特有的穩(wěn)定性、可重復(fù)性、可大規(guī)模集成、特別是可編程性和易于實(shí)現(xiàn)自適應(yīng)處理等特點(diǎn)，給數(shù)字信號處理的發(fā)展帶來了巨大機(jī)遇，應(yīng)用

圖解CAM350拼版全攻略

Protel各層的定義對照

Xilinx的增量編譯技術(shù)

通常FPGA工程師編譯較大的工程時(shí)比較頭疼，因?yàn)榫幾g時(shí)間非常長，常常需要花費(fèi)幾個(gè)小時(shí)，如果是在調(diào)試階段，每次修改一個(gè)錯(cuò)誤需要幾小時(shí)，這樣效率就非常低。導(dǎo)致編譯時(shí)間較長的原因有兩點(diǎn)：1. 設(shè)計(jì)中資源利用比較大

8位無符號數(shù)乘法運(yùn)算HDL設(shè)計(jì)實(shí)例

原理分析 加減乘除是運(yùn)算的基礎(chǔ)，也是我們在小學(xué)課堂里的重點(diǎn)必修課。乘除運(yùn)算雖然對于我們今天來說還是小菜一碟，讓計(jì)算機(jī)做起來也是九牛一毛不足掛齒，但是要真探究一下計(jì)算機(jī)是如何完乘除運(yùn)算的，可還真有

具有額外電壓輸出能力的完整4 mA至20 mA HART解決方案

電路功能與優(yōu)勢圖1所示電路使用業(yè)界功耗最低且尺寸的HART®1兼容型IC調(diào)制解調(diào)器AD5700和16位電流輸出和電壓輸出DAC AD5422，構(gòu)成完整的HART兼容型4 mA至20 mA解決方案。該電路中采用 OP184，使得IOUT和VOUT引腳