二、模擬和數(shù)字領域布線要領的不同之處

1、地平面可能是個難題

電路板布線的基本知識既適用于模擬電路，也適用于數(shù)字電路。一個基本的經(jīng)驗準則是使用不間斷的地平面，這一基本準則可降低了數(shù)字電路中的dI/dt(電流隨時間的變化)效應，因為dI/dt效應會造成地的電勢并使噪聲進入模擬電路。

數(shù)字和模擬電路的布線技巧基本相同，但有一點除外。對于模擬電路，還要另外一點需要注意，就是要將數(shù)字信號線和地平面中的回路盡量遠離模擬電路。這一點可以通過如下做法來實現(xiàn)：將模擬地平面單獨連接到系統(tǒng)地連接端，或者將模擬電路放置在電路板的最遠端，也就是線路的末端。這樣做是為了保持信號路徑所受到的外部干擾最小。對于數(shù)字電路就不需要這樣做，數(shù)字電路可容忍地平面上的大量噪聲，而不會出現(xiàn)問題。

2、元件的位置

如上所述，在每個PCB設計中，電路的噪聲部分和“安靜”部分(非噪聲部分)要分隔開。一般來說，數(shù)字電路“可含”噪聲，而且對噪聲不敏感(因為數(shù)字電路有較大的電壓噪聲容限);相反，模擬電路的電壓噪聲容限就小得多。兩者之中，模擬電路對開關噪聲最為敏感。在混合信號系統(tǒng)的布線中，這兩種電路要分隔開，如圖4所示，其4(a)將電路的數(shù)字和模擬部分分隔開， 數(shù)字電路應靠近接扦件和電源位置;其4(b)盡可能將高頻和低頻分開，其高頻元件應放置在接扦件和電源附近。

3、PCB設計產(chǎn)生的寄生電容和寄生電感

PCB設計中可能會產(chǎn)生的問題是， 寄生電容和寄生電感很容易形成。

寄生電容的產(chǎn)生與減少

設計電路板時，放置兩條彼此靠近的走線就會產(chǎn)生寄生電容，這是用了以下走線方法所產(chǎn)生的，見圖5所示。即在不同的兩層，將一條走線放置在另一條走線的上方;或者在同一層，將一條走線放置在另一條走線的旁邊。

在這兩種走線配置中，一條走線上電壓隨時間的變化(dV/dt)可能在另一條走線上產(chǎn)生電流。如果另一條走線是高阻抗的，電場產(chǎn)生的電流將轉(zhuǎn)化為電壓。

快速電壓瞬變最常發(fā)生在模擬信號設計的數(shù)字側(cè)。如果發(fā)生快速電壓瞬變的走線靠近高阻抗模擬走線，這種誤差將嚴重影響模擬電路的精度。在這種環(huán)境中，模擬電路有兩個不利的方面：其噪聲容限比數(shù)字電路低得多;高阻抗走線比較常見。那采用何種技術可以減少這種現(xiàn)象呢?

采用下述兩種技術之一可以減少這種現(xiàn)象。最常用的技術是根據(jù)如下的電容公式，

改變走線之間的尺寸。要改變的最有效尺寸是兩條走線之間的距離。應該注意，變量“d”在電容方程的分母中，“d”增加，容抗會降低?？筛淖兊牧硪粋€變量是兩條走線的長度。在這種情況下，長度“L”減小，兩條走線之間的容抗也會降低。

另一種技術是在這兩條走線之間布地線。地線是低阻抗的，而且添加這樣的另外一條走線將削弱產(chǎn)生干擾的電場，如圖5所示。

寄生電感產(chǎn)生與降低

電路板中寄生電感產(chǎn)生的原理與寄生電容形成的原理類似。也是布兩條走線，在不同的兩層，將一條走線放置在另一條走線的上方;或者在同一層，將一條走線放置在另一條的旁邊，如圖6所示。在這兩種走線配置中，一條走線上電流隨時間的變化(dI/dt)，由于這條走線的感抗，會在同一條走線上產(chǎn)生電壓，并由于互感的存在，會在另一條走線上產(chǎn)生成比例的電流。如果在第一條走線上的電壓變化足夠大，干擾可能會降低數(shù)字電路的電壓容限而產(chǎn)生誤差。并不只是在數(shù)字電路中才會發(fā)生這種現(xiàn)象，但這種現(xiàn)象在數(shù)字電路中比較常見，因為數(shù)字電路中存在較大的瞬時開關電流。

為消除電磁干擾源的潛在噪聲，最好將“安靜”的模擬線路和噪聲I/O端口分開。要設法實現(xiàn)低阻抗的電源和地網(wǎng)絡，應盡量減小數(shù)字電路導線的感抗，盡量降低模擬電路的電容耦合。