摘要：為解決北斗導航接收機干擾功率強、有效信號弱的不足，提出了一種基于功率倒置自適應算法的抗干擾設計方案。該方案以自適應天線系統為平臺，采用FPGA處理器Virtex5芯片實現自適應算法，根據最小均方誤差原則迭代計算功率倒置的最優(yōu)權值并產生加權輸出。測試結果顯示：功率倒置算法在干擾形式、干擾方向未知的情況下能夠有效抑制干擾，為北斗導航接收機提供最高50 dB的抗干擾能力。
關鍵詞：北斗導航接收機；功率倒置；自適應；FPGA；抗干擾
北斗導航系統采用擴頻方式通信，信號到達接收機時非常微弱，其功率甚至遠低于接收機內部噪聲，更遠低于干擾信號功率。北斗接收機接收到的干擾數目以及干擾形式無法做到事先預知，衛(wèi)星信號的來向和數目也不可能預知，這種情況下適合采用功率倒置自適應算法抑制干擾。
文中提出一種基于FPGA的功率倒置自適應算法實現方案，測試表明該方案在強干擾條件下具有較好的抗干擾效果。
1 功率倒置自適應算法的原理
自適應天線系統是由多元天線陣和信號處理單元組成的系統。系統工作時，信號處理單元根據系統的輸入和輸出自適應的調整天線陣的權值，自動修正和優(yōu)化天線的方向圖、頻率響應和極化特性，抑制和消除干擾，提高輸出信號的信噪比。
功率倒置自適應算法是直接將陣列的輸出作為誤差信號，在一定約束條件下追求誤差信號最小。這種算法不區(qū)分有用信號與干擾信號，只力圖使陣列輸出功率最小。它的穩(wěn)態(tài)方向圖將在干擾信號方向引入零點。而且，干擾信號功率愈強引入的零點深度就愈深。在干擾被大大抑制之后，解擴過程再將信號增強，就能獲得很好的信干噪比。
功率倒置算法的原理結構如圖1所示，陣列第一支路的權值設定為“1”或其它固定值“α≠0”。
自適應算法通過選擇[w2，w3，…，wN]的最佳值使陣列的輸出功率最小。功率倒置自適應算法的最佳權值為。其中，為陣元2～N上輸入信號的自相關矩陣，rαl=E[Xαxl]為陣元2～N上的信號與參考陣元上的信號的互相關向量，Xα=[x2，x3，…，xN]T。
2 功率倒置自適應算法的實現
天線陣由4個等間距陣元組成，其中1個是主天線陣元，另外3個是輔助天線陣元。陣接收的信號經射頻前端電路送到4路正交接收機產生8個正交差分中頻信號，然后經過14 bit高精度A／D變換成數字信號送入FPGA，在FPGA內部經過去直流預處理后，應用功率倒置迭代算法更新權值，產生3個復加權通道的正交加權信號。功率倒置自適應算法框圖如圖2所示。
權值計算過程采用定點運算，所選用的FPGA為Xinlinx公司的Virtex5芯片，帶有字長25x18位的內部硬件乘法器，大大提高了運算速度。
功率倒置自適應算法迭代步驟如下：
1)N=0時刻，進行初始化操作，參考支路的權值置零；
2)N=1，2，…時刻，循環(huán)進行以下步驟：
①濾波過程：在權值調整器中用n-1時刻的權值產生加權輸出，經接收機下變頻和A／D采樣以及預處理過程產生誤差信號；
②自適應權值更新計算：利用誤差信號和陣輸入信號進行相關運算，計算權值更新量并輸出新權值，利用權值對各通道信號進行加權處理，輸出抗干擾后的信號。
其中，第1路的加權系數始終是常數。權值迭代更新及加權合成過程基于verilog語言實現，其程序設計框圖如圖3所示。
clk4x的頻率是clk的4倍。這樣做的原因是北斗抗干擾接收天線陣有1個主天線通道和3個從天線通道，共接收到4路數據。把clk4x設計成clk的4倍，就可以在一個clk的周期內，分別完成對4路數據的分時處理。
圖4為自適應天線系統的信號處理板實物圖。
3 測試結果
采用注入式測試的方法，對自適應天線系統的對消性能進行測試，以此來驗證功率倒置自適應算法的抗干擾性能。測試框圖如圖5所示。
信號源注入干擾信號，經功分器后送入自適應天線系統的4個通道。對消控制開關用來控制自適應天線系統是否工作，以比較對消效果。用頻譜儀記錄對消前和對消后兩種情況下自適應信號處理模塊輸出的干擾信號功率。測試儀器為R&S公司的FSP-40頻譜分析儀。測試結果如圖6所示。
圖6(a)表示自適應天線系統輸出信號對消前的頻譜，圖6(b)表示自適應天線系統輸出信號對消后的頻譜。從中可以看出，對消后干擾信號得到了很好的抑制，輸出信號的信干比大大提高。由此可見，應用了功率倒置自適應算法的北斗自適應天線系統具有較好的抗干擾能力。
4 結論
文中提出了一種應用于北斗自適應天線系統的功率倒置算法的實現方案。普通北斗接收機，在干擾功率不到-95 dBmW時，就完全失鎖。采用功率倒置抗干擾措施后，可以把失鎖門限提高到-48 dBmW?；诠β实怪盟惴ǖ淖赃m應天線系統能為北斗導航接收機提供最高50 dB以上的穩(wěn)態(tài)抗干擾能力，具有很好的實用性。
下載文檔
