AMD日前宣布,7nm的Zen 2處理器和MI 25(Vega Refesh)都已經設計完成,前者預計年底試樣。 根據官方說法,Zen 2將是對Zen架構多維度地改進;7nm+的Zen 3也正有序推進,預計2020年與大家見面。Zen的首席架構師Mike Cl
先進視覺影像SoC應用技術領導廠商Socionext Inc.(以下“索喜科技”或“公司”)宣布推出神經網絡加速器 (Neural Network Accelerator engine,縮寫NNA),用于優(yōu)化人工智能處理中的邊緣計算設備
5月24日消息,據國外媒體報道,高通今天發(fā)布其驍龍700處理器家族的第一個成員——驍龍710(Snapdragon 710)。該芯片是為中高端智能手機提供動力,首先在中國上市。 作為世界上最大的移動芯片組公司,高
作為全球手機芯片的霸主,高通擁有著移動生態(tài)領域最強的話語權,但到了人工智能時代,端與云的競爭拉扯愈發(fā)激烈,AI芯片王者的爭奪也呈白熱化的態(tài)勢。 AI的未來趨勢是什么?高通在AI領域有何作為?在5月24日北京的一
5月24日,高通發(fā)布了驍龍700家族的首款SoC,驍龍710移動平臺。驍龍700系是高通于MWC 2018上宣布的產品線,定位方面自然介于800系和600系之間。此前甚至有消息稱,驍龍710就是“驍龍670”。由此,我們不妨
英特爾® 現場可編程門陣列(FPGA)繼續(xù)在市場中保持強勁的發(fā)展勢頭。配合英特爾®處理器,FPGA釋放數據的巨大潛能,改造我們的世界,使從云到邊緣的一系列實際用例的成長得以加速,體現出獨特的價值。
盡管當前最新的一代移動芯片仍基于 10 納米工藝制程,但三星宣布早已經準備好了 7 納米 LPP 工藝,2018 年下半年就可以基于此全新工藝生產更小、更低功率的芯片。三星是在其一年一度的 Samsung Foundry Forum 會議上
目前,中國北斗衛(wèi)星導航系統已經全球組網覆蓋階段,進展順利,2018年底將形成基本系統,服務“一帶一路”沿線國家和地區(qū),2020年將建成全球系統。 北斗導航的市場規(guī)模也已經相當龐大。中國衛(wèi)星導航系統管
中國, 2018 年 5 月 21 日 —— 橫跨多重電子應用領域、全球領先的半導體供貨商意法半導體( STMicroelectronics ,簡稱 ST ;紐約證券交易所代碼: STM ) 推出可視化的 Profi MEMS Tool 開發(fā)平臺,方便工程師 查看MEMS 傳感器的工作狀態(tài),加快產品上市時間,并最大限度提高新產品設計的性能。
半導體IC芯片行業(yè)可以分為設計、制造、封測三大系統,臺積電這種是純晶圓代工廠,三星、英特爾既有晶圓制造,也有芯片設計,AMD、NVIDIA、高通這樣的公司則是Fabless無晶圓廠芯片公司,主要從事IC設計。集邦科技旗下
美國知名上市綜合金融服務公司考恩集團(Cowen Group)日前對AMD股票的作出了超越大盤的評級,預測AMD服務器芯片的市場份額將有所增長。 “雖然AMD服務器的銷售額已經有幾個季度大幅增加,但我們預計在下半年的
據外媒報道,AMD CEO蘇姿豐博士近日在參加JP Morgan(摩根大通,小摩)的活動時預測,在桌面處理器上,AMD今年能獲得大約20%的份額,移動處理器預計是18%。 不僅如此,蘇姿豐還表態(tài),未來幾年內AMD的處理器份額甚至會
中國,2018年5月17日——近日,LifeSignals有限公司推出了Life Signal Product平臺 (LSP),提供世界個首個針對移動、可穿戴的醫(yī)療及健康監(jiān)護等生命關鍵應用進行優(yōu)化設計的半導體芯片產品系列。該產品系列由LifeSignals聯合意法半導體(紐約證券交易所股票代碼:STM)和3M公司共同開發(fā)和量產,以滿足醫(yī)療市場的嚴格要求。
中國,2018年5月15日——通過在一個簡便的STM32Cube擴展軟件包內整合安全啟動、安全固件更新和安全引擎服務,意法半導體的X-CUBE-SBSFU v.2.0能幫助產品開發(fā)人員充分利用STM32 *微控制器的安全功能保護物聯網終端等聯網設備的數據安全、管理生命周期。
本文介紹一種創(chuàng)新的自適應穩(wěn)壓器(AC/DC或DC/DC)脈寬調制器(PWM) ,基于“固定關斷時間(FOT)”或“恒定導通時間(COT)”控制方法,可以在全工況下(例如,滿負載CCM或中低負載DCM模式,寬輸入輸出電壓) 以恒定開關頻率工作,無轉換器的寄生參數(例如,功率開關和濾波電感器的電阻)的負面影響。此外,本文提出的調制器電路與轉換器拓撲無關(升壓、降壓、反激式等),只與功率開關管柵極驅動邏輯信號(GD)有關,節(jié)省芯片引腳數量,且/或降低設計復雜程度。