美國國防部(DoE)正積極推動一項22億美元的“電子產(chǎn)業(yè)振興計劃”(ERI)計劃，以扶植廣泛的電子產(chǎn)業(yè)研究。據(jù)日前一場ERI高峰會(ERI Summit)的發(fā)言人指出，盡管摩爾定律(Moore’s Law)的腳步放緩，但由于各種因應(yīng)CMOS微縮的替代方案推陳出新，芯片領(lǐng)域仍將持續(xù)進展。

為了因應(yīng)業(yè)界面臨的兩項共同挑戰(zhàn)——摩爾定律的式微以及中國的崛起，預(yù)計在未來五年內(nèi)，美國將陸續(xù)為ERI的各項研究計劃投入價值15億美元的經(jīng)費。

美國國防部系統(tǒng)工程副助理部長Kristen Baldwin說：“我們希望調(diào)整業(yè)界的共同需求，以挑戰(zhàn)中國成為下一代半導體產(chǎn)業(yè)領(lǐng)導者的期望。此外，美國國防部希望能扭轉(zhuǎn)威脅當今半導體生態(tài)系統(tǒng)的發(fā)展態(tài)勢，同時降低半導體技術(shù)的障礙。”

美國白宮提出22億美元用于資助一項為期五年的計劃，其目標有四：為ERI等各種研究計劃提供更多資金、為軍事和商業(yè)用戶建立聯(lián)合創(chuàng)新中心、擴大政府取得可靠芯片供應(yīng)的來源，以及從人工智能(AI)處理器、精確導航與頻率芯片到電子戰(zhàn)等領(lǐng)域加速軍事現(xiàn)代化計劃。

美國國防部將于8月宣布其首座芯片創(chuàng)新中心，將用于打造快速、安全的芯片設(shè)計。目前正積極透過集思廣義尋求新方法，以確保并驗證可靠的芯片供應(yīng)，“促進安全標準作為數(shù)據(jù)服務(wù)和醫(yī)療電子等領(lǐng)域的(商業(yè))差異化因素”。

目前，美國軍方缺少可靠的14納米(nm)工藝技術(shù)和2.5D芯片封裝來源，但這兩種技術(shù)已廣泛用于高階商業(yè)產(chǎn)品。

國防部先進研究計劃署(DARPA)負責ERI計劃的William Chappell說：“這是自貝爾實驗室(Bell Labs)發(fā)明晶體管以來，國防部第一次無法取得最新技術(shù)。這一機制被打破了，我們必須盡快使其結(jié)合在一起。”

英特爾(Intel)的一位高層表示，政府對于無法確保安全的可靠來源設(shè)下了太多限制，例如要求所有的晶圓廠人員都必須是美國公民。格芯(Globalfoundries)的一位經(jīng)理則指出，目前在紐約廠的14nm工藝與三星(Samsung)之間仍在一些難以解決的業(yè)務(wù)糾結(jié)。

Mentor Graphics首席執(zhí)行官Wally Rhines表示，商業(yè)用戶并不想為EDA供應(yīng)商目前可提供的安全特性付出代價。“要改變這種情況可能還得費一番功夫。”

在產(chǎn)出科學與工程學的畢業(yè)生和博士學位方面，中國均處于全球領(lǐng)先地位，但在引用技術(shù)論文方面仍然落后于美國。不過，Rhines和Chappell都坦言中國政府在扶植半導體產(chǎn)業(yè)方面斥資百億美元，這是美國政府所不及之處。

Rhines在一次采訪中告訴Chappell：“我們必須更智能的執(zhí)行任務(wù)，并找到對的問題，因為我們永遠趕不上(中國)的龐大投資資金，所以必須以現(xiàn)有資源做更多的工作。”

Rhines強調(diào)，中國扶植半導體產(chǎn)業(yè)的龐大投入較美國更高得多...

從芯片藍圖看未來的“嚴峻考驗”

Alphabet董事會主席John Hennessy直接點出在設(shè)計未來處理器時將會面對的問題，他形容“那是一項十分嚴峻的挑戰(zhàn)”。

“我們目前所使用的技術(shù)在本質(zhì)上缺乏效率，而且隨著時間的進展還會更加嚴重。”Hennessy詳述Denard微縮理論的終結(jié)以及諸如高速緩存等基本概念的局限。“誰知道我們有一天還得放慢微處理器的速度或關(guān)閉核心，才不至于使其過熱呢?這是在10年前或20年前沒人會相信的事。”

例如，他指出，工程師也許“可以打造一款功耗為295W的96核心4.9GHz處理器，但即使是在大型數(shù)據(jù)中心，也必須設(shè)法排除大量的熱。所以，如果你需要保持在200W或更低功耗，也許你只能承擔得起65核心或甚至更低核心的作業(yè)。”

Hennessy呼吁采用一種全新的硬件、軟件和設(shè)計工具途徑。“更快速地執(zhí)行以及重塑自我是唯一的前進方向。”

具體來說，他呼吁特定應(yīng)用的專用處理器——即加速器——應(yīng)該以其所服務(wù)的特定領(lǐng)域語言和算法共同開發(fā)。圖像和神經(jīng)網(wǎng)絡(luò)加速器是第一批獲得動能的新芯片。他并補充說，他們需要配合專有的編程工具，如OpenGL (圖像)、TensorFlow (深度學習)和P4(通訊)等。

此外，“我們還需要在設(shè)計成本方面取得突破，就像在1980與1990年代時一樣…我們已經(jīng)取得合成的能力了…想象有一天完成一項項目時在硬件開發(fā)所花的時間就像軟件開發(fā)一樣…。”

Hennessy告訴與會者，我們需要更快速地執(zhí)行并重塑自我

Nvidia首席科學家Bill Dally同意這個看法。他說：“摩爾定律已死，加速器就是未來!”他舉例說明自己曾經(jīng)協(xié)助設(shè)計一款加速器用于基因測序的效率，以及Nvidia最新的GPU——即如今包括多重乘積數(shù)組的張量核心，可用于加速深度學習任務(wù)。

通常，設(shè)計應(yīng)該先將工作負載映像到硬件，并留意數(shù)據(jù)位置等問題。他并補充說，硬件則應(yīng)該采用一連串的加速器區(qū)塊來完成特定任務(wù)。

英特爾首席技術(shù)專家Mike Mayberry在另一場主題演講中賦予摩爾定律一個更加精確傳神的比喻。“摩爾定律是有關(guān)每功能成本更低的整合，而且仍在持續(xù)進行中——但我們無法再采用這項技術(shù)來實現(xiàn)這一目標了。”他指的是新的材料、組件和封裝方法。他將x86等通用處理器描述為海洋，而加速器則是“必須足夠大的島嶼”，才足以為其所衍生的技術(shù)帶來生機。

Hennessy表示，英特爾的x86處理器性能越來越低于摩爾定律預(yù)測

斥重資投入先進研發(fā)計劃

DARPA在此次活動中宣布為40多項研究計劃提供超過3.2億美元的贊助，其中有許多是相對較小的大學研究計劃。但整體而言，業(yè)界高層都看好這些研究計劃，但有些人指出，他們需要加快行動速度，才能獲得更多資金，并且更加清楚結(jié)果如何導入商用化產(chǎn)品的路徑。

3DSoC計劃獲得了最高約6,100萬美元，用于開發(fā)一種打造更快速組件的方法——讓組件速度較當今以7nm晶圓產(chǎn)線生產(chǎn)2.5D堆棧更快50倍的方法。該研究團隊將試圖在晶圓上整合史丹佛大學(Stanford University)的低溫碳納米管FET與麻省理工學院(MIT)開發(fā)的非揮發(fā)性電阻式RAM內(nèi)存，該晶圓采用Skyworks明尼蘇達州晶圓廠的90nm工藝制造。

如果成功了，它們將展現(xiàn)可觀的組件良率——結(jié)合可重用的工藝設(shè)計套件和喬治亞理工學院(Georgia Tech)的EDA流程。但其最大的挑戰(zhàn)在于使上層組件在CMOS兼容工藝中保持400°C以下，其中包括1000°C的退火步驟。

另一項名為FRANC的計劃則著眼于打造新一代內(nèi)存，使其較現(xiàn)有的嵌入式SRAM和DRAM速度更快，也更密集。它們將用于神經(jīng)網(wǎng)絡(luò)處理器版本。

美國伊利諾伊大學(University of Illinois)、Globalfoundries和Raytheon Missile Systems則將獲得830萬美元，共同開發(fā)基于MRAM的處理器;應(yīng)用材料(Applied Materials)公司將與Arm合作，進行一項價值670萬美元的RAM相關(guān)計劃;而HRL Labs也獲得了340萬美元，用于研發(fā)基于憶阻器的芯片。

美光(Micron)先進運算副總裁Steve Pawlowski表示，“當今的內(nèi)存技術(shù)是在1960-1970年代開發(fā)的——它們需要經(jīng)過一段時間的發(fā)展。”因此，該公司將致力于研究一種采用系統(tǒng)級封裝(SiP)的DRAM計劃。

“啟動一個DRAM單元需要1.25皮焦耳/位的功耗，而且這一數(shù)字并不會再降低了——它已經(jīng)達到底線了。”他補充說，美光研究了多種融合內(nèi)存與運算的途徑，包括將智能加進感測放大器中。

Nvidia則憑借軟件定義硬件的計劃取得了2,270萬美元的資助。該計劃目標在于定義能作業(yè)于密集或稀疏矩陣的可重配置運算數(shù)組。

英特爾和高通(Qualcomm)分別獲得了450萬美元和200萬美元，積極打造可重配置的處理器技術(shù)。Systems and Technology Research獲得550萬美元，用于開發(fā)基于數(shù)據(jù)的實時編譯程序。

3DSoC計劃目標是將碳納米管FET與ReRAM整合于90nm基板上

另一項計劃目標在于提供低功耗的加速器SoC，它大致上分為兩個主要項目。亞利桑那州立大學(Arizona State)獲得1,740萬美元，與Arm合作開發(fā)軟件定義無線電芯片。IBM則獲得1,470萬美元，用于為自動駕駛車定義編程加速器的方法。

編程的復(fù)雜性一直困擾著前端、高度平行的芯片。DARPA計劃經(jīng)理Tom Rondeau在早期的軟件定義無線電計劃中采用了IBM的Cell微處理器架構(gòu)。他說，這種多核心芯片“讓我們感到振奮......但(因為缺乏工具)我們花了很長時間才搞清楚如何使用......而當問題解決時，英特爾已經(jīng)開發(fā)出新的處理器了，但我們也知道了他們的工具。”

DARPA在設(shè)計自動化大會(DAC)發(fā)布了兩項與EDA相關(guān)的計劃。Cadence獲得最高的2,410萬美元，使用機器學習設(shè)計用于模擬、封裝和電路板的自動布局產(chǎn)生器。

Arm、加州大學圣地亞哥分校(U.C. San Diego)和高通則將參與一項耗資1,130萬美元的計劃，利用機器學習為數(shù)字芯片設(shè)計開放來源的自動布局產(chǎn)生器。明尼蘇達大學(University of Minnesota)則獲得530萬美元，用于設(shè)計類似的模擬電路工具。

DARPA還介紹了幾個即將完成的半導體研究計劃最新進展，并表示將在今年秋季發(fā)布一些新的計劃及其成果。