隨著數(shù)字電子系統(tǒng)設計規(guī)模的擴大,一些實際應用系統(tǒng)中往往含有多個時鐘,數(shù)據不可避免地要在不同的時鐘域之間傳遞。如何在異步時鐘之間傳輸數(shù)據,是數(shù)據傳輸中一個至關重要的問題,而采用FIFO正是解決這一問題的
本文系統(tǒng)地介紹了一種由數(shù)字信號處理器TMS320C6416、可編程邏輯器件Spartan3E構成的高速數(shù)據采集系統(tǒng)。
本文系統(tǒng)地介紹了一種由數(shù)字信號處理器TMS320C6416、可編程邏輯器件Spartan3E構成的高速數(shù)據采集系統(tǒng)。
首先介紹異步FIFO的概念、應用及其結構,然后分析實現(xiàn)異步FIFO的難點問題及其解決辦法;在傳統(tǒng)設計的基礎上提出一種新穎的電路結構并對其進行綜合仿真和FPGA實現(xiàn)。