ADI正交解調(diào)器AD8339用于便攜式多普勒超聲診斷設(shè)備..

基于AD6620的正交解調(diào)器設(shè)計(jì)

嵌入式軟件系統(tǒng)設(shè)計(jì)中的正交性

正交相干檢波方法及FPGA的實(shí)現(xiàn)

一種改進(jìn)型中頻數(shù)字化正交解調(diào)結(jié)構(gòu)

Taguchi正交陣列在封裝設(shè)計(jì)中的應(yīng)用

本文將研究確定什么參數(shù)對(duì)無(wú)鉛焊接有最大和最小影響的方法。目的是要建立一個(gè)質(zhì)量和可重復(fù)性受控的無(wú)鉛工藝...。 開(kāi)發(fā)一套有效的方法 既然生產(chǎn)線中的無(wú)鉛焊接即將來(lái)臨，那么我們應(yīng)該開(kāi)發(fā)出一套有效的方法，來(lái)決定正確

正交相干檢波方法及FPGA的實(shí)現(xiàn)

基于FPGA的數(shù)字正交混頻變換算法的實(shí)現(xiàn)

0 引 言傳統(tǒng)的正交下變頻是通過(guò)對(duì)模擬I、Q輸出直接采樣數(shù)字化來(lái)實(shí)現(xiàn)的，由于I、Q兩路模擬乘法器、低通模擬器本身的不一致性、不穩(wěn)定性，使I、Q通道很難達(dá)到一致，并且零漂比較大，長(zhǎng)期穩(wěn)定性不好，不能滿足高性能電子

基于CPLD的DDS正交信號(hào)源的設(shè)計(jì)

1 引言 由于傳統(tǒng)的多波形函數(shù)信號(hào)發(fā)生器需采用大量分離元件才能實(shí)現(xiàn)，且設(shè)計(jì)復(fù)雜，這里提出一種基于CPLD的多波形函數(shù)信號(hào)發(fā)生器。它采用CPLD作為函數(shù)信號(hào)發(fā)生器的處理器，以單片機(jī)和CPLD為核心，輔以必要的模擬和數(shù)字

基于單片機(jī)和CPLD的DDS正交信號(hào)源濾波器的設(shè)計(jì)

1 前 言 由于傳統(tǒng)的多波形函數(shù)信號(hào)發(fā)生器需采用大量分離元件才能實(shí)現(xiàn)，且設(shè)計(jì)復(fù)雜，這里提出一種基于CPLD的多波形函數(shù)信號(hào)發(fā)生器。它采用CPLD作為函數(shù)信號(hào)發(fā)生器的處理器，以單片機(jī)和CPLD為核心，輔