電路設(shè)計(jì)
-
深度介紹rs485總線接口通訊協(xié)議定義標(biāo)準(zhǔn)以及管腳引腳
RS485總線標(biāo)準(zhǔn)是工業(yè)中(考勤，監(jiān)控，數(shù)據(jù)采集系統(tǒng))使用非常廣泛的雙向、平衡傳輸標(biāo)準(zhǔn)接口，支持多點(diǎn)連接，允許創(chuàng)建多達(dá)32個(gè)節(jié)點(diǎn)的網(wǎng)絡(luò);最大傳輸距離1200m，支持1200 m時(shí)為
-
盤點(diǎn)RS485收發(fā)連接器參考電路設(shè)計(jì)
RS-485標(biāo)準(zhǔn)在工業(yè)控制、電力通訊、智能儀表等領(lǐng)域中使用廣泛。但是，在工業(yè)控制等現(xiàn)場(chǎng)環(huán)境中，情況復(fù)雜，常會(huì)有電氣噪聲干擾傳輸線路；在多系統(tǒng)互聯(lián)時(shí)，不同系統(tǒng)的地之間
-
如何消除強(qiáng)電磁場(chǎng)對(duì)485設(shè)備線路的干擾？
485總線由于其布線簡(jiǎn)單，抗干擾能力強(qiáng)，支持點(diǎn)對(duì)多點(diǎn)通信模式，得以用于工業(yè)現(xiàn)場(chǎng)通信。由于485總線采用差分平衡傳輸模式，采用屏蔽雙絞線作為傳輸介質(zhì)，其抗干擾能力極強(qiáng)，
-
FPGA設(shè)計(jì)中不建議使用的電路，你知道嗎
1、不建議使用組合邏輯時(shí)鐘或門控時(shí)鐘。組合邏輯和門控時(shí)鐘很容易產(chǎn)生毛刺，用組合邏輯的輸出作為時(shí)鐘很容易使系統(tǒng)產(chǎn)生誤動(dòng)作。2、 不建議使用行波時(shí)鐘。行波記數(shù)器雖然原
-
十年FPGA開發(fā)經(jīng)驗(yàn)工程師教你的絕密設(shè)計(jì)技巧
從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間，至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒有接觸到HDL硬件描述語言
-
深度分析STM32的GPIO推挽輸出與開漏輸出的區(qū)別
首先看以下STM32的GPIO的原理圖如下： 當(dāng)端口配置為輸出時(shí)：開漏模式：輸出 0 時(shí)，N-MOS 導(dǎo)通，P-MOS 不被激活，輸出0。輸出 1 時(shí)，N-MOS 高阻， P-MOS 不被激活，輸出1(
-
概述基于Android的Linux內(nèi)核的電源管理
1. 電源管理的狀態(tài)Android的Linux內(nèi)核為系統(tǒng)提供了4種電源狀態(tài)，內(nèi)核的源代碼為其中的3種定義了名字和對(duì)應(yīng)的宏定義，名字定義在kernel/power/suspend.c中：[cpp] view plai
-
詳解RS485通信電路
本電路講述了RS485通信電路的原理和應(yīng)用RS485通信電路接口RS485采用差分信號(hào)負(fù)邏輯，+2V～+6V表示“0”，- 6V～- 2V表示“1”。RS485有兩線制和四線制
-
六個(gè)嵌入式硬件電路設(shè)計(jì)的基礎(chǔ)知識(shí)
嵌入式設(shè)計(jì)是個(gè)龐大的工程，今天就說說硬件電路設(shè)計(jì)方面的幾個(gè)注意事項(xiàng)，首先，咱們了解下嵌入式的硬件構(gòu)架。我們知道，CPU是這個(gè)系統(tǒng)的靈魂，所有的外圍配置都與其相關(guān)聯(lián)，
-
詳解虛擬I2C總線串行顯示電路
本文主要介紹了虛擬I2C總線串行顯示電路，其中包括SAA1064引腳功能介紹、硬件電路設(shè)計(jì)、片內(nèi)可編程功能以及程序舉例。1.SAA1064引腳功能① VDD、VEE：電源、接地端。電源4.
-
運(yùn)算放大器使用必須遵循的六條軍規(guī)，你知道嗎
運(yùn)算放大器是作為最通用的模擬器件，廣泛用于信號(hào)變換調(diào)理、ADC采樣前端、電源電路等場(chǎng)合中。雖然運(yùn)放外圍電路簡(jiǎn)單，不過在使用過程中還是有很多需要注意的地方。1、注意輸
-
RS-485在多功能電能表中如何進(jìn)行防雷電路設(shè)計(jì)？
智能電表系統(tǒng)已經(jīng)廣泛地應(yīng)用到工業(yè)和生活的領(lǐng)域。在電表中使用自動(dòng)抄表技術(shù)通過通信端口讀取數(shù)據(jù)，而且大部分情況采用遠(yuǎn)程讀數(shù)方式。對(duì)于電表應(yīng)用來說既安全又節(jié)省了時(shí)間和
-
如何進(jìn)行開關(guān)電源測(cè)試？
一、極限測(cè)試1.模塊輸出電流極限測(cè)試模塊輸出電流極限測(cè)試是測(cè)試模塊在輸出限流點(diǎn)放開(PFC的過流保護(hù)也要放開)之后所能輸出的最大電流，測(cè)試的目的是為了驗(yàn)證模塊的限流點(diǎn)設(shè)
-
如何用單片機(jī)系統(tǒng)進(jìn)行電磁兼容設(shè)計(jì)？
隨著單片機(jī)系統(tǒng)越來越廣泛地應(yīng)用于消費(fèi)類電子、醫(yī)療、工業(yè)自動(dòng)化、智能化儀器儀表、航空航天等各領(lǐng)域，單片機(jī)系統(tǒng)面臨著電磁干擾(EMI)日益嚴(yán)重的威脅。電磁兼容性(EMC)包含
-
怎樣巧用DSP在電源設(shè)計(jì)中的應(yīng)用？
核心導(dǎo)讀： 采用分立元件或CPLD、FPGA 進(jìn)行電源的信號(hào)發(fā)生和測(cè)量的設(shè)計(jì)，會(huì)增加硬件設(shè)計(jì)復(fù)雜程度，延長開發(fā)周期。為了簡(jiǎn)化電源信號(hào)發(fā)生及測(cè)量的硬件設(shè)計(jì)，縮短開發(fā)周期，本
-
如何實(shí)現(xiàn)低導(dǎo)通損耗的USB電源開關(guān)的設(shè)計(jì)？
摘 要：本文設(shè)計(jì)了一種低導(dǎo)通損耗的USB 電源開關(guān)電路。該電路采用自舉電荷泵為N 型功率管提供足夠高的柵壓， 以降低USB 開關(guān)的導(dǎo)通損耗。在過載情況下， 過流保護(hù)電路能將
-
如何解決PCB傳輸線之SI反射問題
1. SI問題的成因SI問題最常見的是反射，我們知道PCB傳輸線有“特征阻抗”屬性，當(dāng)互連鏈路中不同部分的“特征阻抗”不匹配時(shí)，就會(huì)出現(xiàn)反射現(xiàn)象。SI反
-
變頻器出現(xiàn)過電流的原因
過電流的原因可以分為兩大類：(1) 非短路性過流1)電動(dòng)機(jī)嚴(yán)重過載或者堵載，引起電動(dòng)機(jī)電流突然增加。2)變頻器加速，減速時(shí)間設(shè)置過短。3)U/F比(轉(zhuǎn)矩補(bǔ)償)設(shè)定過高而電動(dòng)機(jī)處
-
量身訂制的DSP元件設(shè)計(jì)策略
許多嵌入式處理器都宣稱它們的功耗最低。但是事實(shí)上沒有一顆元件能在所有的應(yīng)用中保持最低功耗，因?yàn)榈凸牡亩x與應(yīng)用環(huán)境習(xí)習(xí)相關(guān)，適合某種應(yīng)用的晶片設(shè)計(jì)很可能會(huì)給另
-
高精度ADC電路板布局與布線案例
在設(shè)計(jì)一個(gè)高性能數(shù)據(jù)采集系統(tǒng)時(shí)，勤奮的工程師仔細(xì)選擇一款高精度ADC，以及模擬前端調(diào)節(jié)電路所需的其他組件。在幾個(gè)星期的設(shè)計(jì)工作之后，執(zhí)行仿真并優(yōu)化電路原理圖，為了趕
ccqccqccq
WMIII
ygmdyq77777
13543016677
davidzhu210
xiayy
thurmann
OMGde
worse
zhengqh
風(fēng)1401963329
rongwinzip
Kelan
alex47158992
zyq_126126
pansir2019
西門看雪
1009877836
sduking
1125362117
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開發(fā)板來襲，申請(qǐng)領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗(yàn)
- FPGA供電應(yīng)用遇挑戰(zhàn)？MPS高性能FPGA供電解決方案幫你破局
- 得捷芯聞解碼研習(xí)站第四期：網(wǎng)絡(luò)安全芯片，讓您的應(yīng)用系統(tǒng)無懈可擊
- “變現(xiàn)”指南：上傳資料獲三重紅包，親測(cè)有效！
- 《21ic技術(shù)洞察》系列欄目：AI芯紀(jì)元——AI加持，語?助?再進(jìn)化！
- 得捷芯聞解碼研習(xí)站第三期：MCU助?多應(yīng)?打破功耗噩夢(mèng)與安全隱患困局
