應(yīng)用HyperLynx解決高速采集板中阻抗匹配的問題

本次設(shè)計中高速數(shù)據(jù)采集板的技術(shù)指標(biāo)如下：a)垂直分辨率12bit;b)雙通道同時工作交替采樣，單通道采樣率為500MSPS;c)有效分辨率位數(shù)大于等于10bits;d)信噪比SNR>62dB。該采集板系統(tǒng)的主要器件有ADC芯片，時鐘芯片和通

阻抗匹配知識概述

阻抗匹配是信號傳輸過程中信源內(nèi)阻抗和負(fù)載阻抗之間特定的配合關(guān)系。也是一件器材的輸出阻抗和所連接的負(fù)載阻抗之間所應(yīng)滿足的某種關(guān)系，以免接上負(fù)載后對器材本身的工作狀態(tài)產(chǎn)生明顯的影響。主要用于使傳輸線上所有

高集成度閃存微控制器改善阻抗匹配并降低功耗50%（Atmel）

愛特梅爾公司(Atmel Corporation)宣布推出SAM3S產(chǎn)品系列，包括18種通用的基于Cortex®-M3之閃存控制器，這些器件能夠改善阻抗匹配、簡化PCB設(shè)計，并可在1MHz工作頻率下節(jié)省功率50%，功耗僅2.3mW。而在64MHz的最高

長線傳輸?shù)淖杩蛊ヅ湓O(shè)計

通過計算長線傳輸中的阻抗匹配和設(shè)計隔離電路，達(dá)到了減少高頻信號反射，提升能源效益的目的。根據(jù)多種設(shè)計原則，提出了一種行之有效的匹配方法。采用該匹配方法可減小雷達(dá)信號的傳輸誤差．并為測試系統(tǒng)技術(shù)在阻抗匹配研究中的應(yīng)用，以及分析控制特征阻抗帶來一定的參考價值。

CMOS低噪聲放大器中的輸入匹配研究與設(shè)計