ADC和DAC有什么區(qū)別？

不，這不是一個(gè)“愚弄人的”問題或腦筋急轉(zhuǎn)彎，并且我認(rèn)為我們的讀者都非常清楚模數(shù)轉(zhuǎn)換器(ADC)及數(shù)模轉(zhuǎn)換器(DAC)的基本功能。 但在如何使用這些轉(zhuǎn)換器以及人

新一代音頻DAC的架構(gòu)設(shè)計(jì)

基本原理增量累加調(diào)制器通常用復(fù)雜的術(shù)語進(jìn)行描述，使用數(shù)學(xué)公式、狀態(tài)表和理論模型。盡管所有這些對(duì)于理解增量累加調(diào)制的復(fù)雜性是必要的，對(duì)于本文的目的來說關(guān)鍵是了解S

多個(gè)AD9779 TxDAC器件的同步

簡介AD9779 TxDAC的DAC輸出采樣速率最高可達(dá)1 GSPS.在某些應(yīng)用中，例如需要波束導(dǎo)引的應(yīng)用，用戶可以同步多個(gè)AD9779.因此，當(dāng)AD9779以接近最高速度工作時(shí)，TxDAC時(shí)序特性變

3V DAC在±10V中的應(yīng)用

概述使用3.3V電源供電的現(xiàn)代邏輯系統(tǒng)有時(shí)運(yùn)行在工業(yè)環(huán)境，可能需要±10V的電壓驅(qū)動(dòng)，例如PLC、發(fā)送器、電機(jī)控制等。滿足這一需求的一種方法是選擇能夠提供±1

如何減少高精度DAC中的加電/斷電毛刺脈沖？

電壓毛刺脈沖在信號(hào)鏈路徑中很常見，特別在系統(tǒng)加電或斷電時(shí)更是如此。根據(jù)峰值幅度和毛刺脈沖持續(xù)時(shí)間的不同，系統(tǒng)輸出中的最終結(jié)果會(huì)是災(zāi)難性的。其中的一個(gè)示例就是工業(yè)

令人困擾的DAC輸出短時(shí)毛刺脈沖干擾

在DAC基礎(chǔ)知識(shí)：靜態(tài)技術(shù)規(guī)格中，我們探討了靜態(tài)技術(shù)規(guī)格以及它們對(duì)DC的偏移、增益和線性等特性的影響。這些特性在平衡雙電阻 (R-2R) 和電阻串?dāng)?shù)模轉(zhuǎn)換器 (DAC) 的各種拓?fù)?/p>

信號(hào)鏈基礎(chǔ)知識(shí)#70：模擬正交調(diào)制器失衡的數(shù)字校正

寬帶寬無線發(fā)射器常用模擬正交調(diào)制器（AQM）把復(fù)合（I + j*Q）基帶信號(hào)轉(zhuǎn)換為射頻（RF）。AQM內(nèi)含一個(gè)本機(jī)振蕩器（LO）輸入、一個(gè)生成兩個(gè)LO 90度異相的分相器、兩個(gè)混頻器

基于1ppm DAC的精密儀器儀表設(shè)計(jì)

為了提高儀器儀表系統(tǒng)的精度，數(shù)模轉(zhuǎn)換器的性能已經(jīng)突破16位，而以前必須采用笨重、昂貴、慢速的Kelvin-Varley分壓器才能達(dá)到這一性能水平。 然而，隨著時(shí)間的推移，市場

利用數(shù)字電位計(jì)AD5292構(gòu)建30V低成本DAC

電路功能與優(yōu)勢圖1所示電路采用digiPOT+系列數(shù)字電位計(jì)AD5292、雙通道運(yùn)算放大器ADA4091-2和基準(zhǔn)電壓源ADR512，提供一種低成本、高電壓、單極性DAC。該電路提供10位分辨率，

Linear小封裝18位單調(diào)DAC

凌特公司（Linear Technology）新推出采用 3mm x 3mm DFN 封裝的 16 位 I2C 串行接口 DAC ，它極大地縮小了便攜式產(chǎn)品的尺寸。LTC2606 緊湊的尺寸優(yōu)化了線路板布局，非常適用于空間受限的應(yīng)用。LTC2606 的 I2C 接口具

STM32F4 DAC簡單操作

STM32F4的DAC是一個(gè)12位，電壓輸出的DAC。可被配置為12位或者8位，也能和DMA聯(lián)合使用。DAC具有兩個(gè)獨(dú)立轉(zhuǎn)換通道。在雙DAC模式下，DA抓換可被配置成獨(dú)立模式或者同步工作模式。兩路DAC參考電壓以及ADC都是VREF?！局饕?/p>

基于DAC芯片AD9248和CY7C09449的PCI高速數(shù)據(jù)采集

STM32系列第20篇--DAC

特點(diǎn)：2個(gè)DAC轉(zhuǎn)換器：每個(gè)轉(zhuǎn)換器對(duì)應(yīng)1個(gè)輸出通道 (對(duì)應(yīng)PA4和PA5)8位或者12位單調(diào)輸出12位模式下數(shù)據(jù)左對(duì)齊或者右對(duì)齊同步更新功能噪聲波形生成三角波形生成雙DAC通道同時(shí)或者分別轉(zhuǎn)換每個(gè)通道都有DMA功能DAC輸出電壓

模擬器件的PLC/DCS模擬輸出模塊

電路功能與優(yōu)勢 圖1所示電路是一種僅使用兩個(gè)模擬器件的全功能、靈活、可編程的模擬輸出解決方案，它滿足可編程邏輯控制器(PLC)和分布式控制系統(tǒng)(DCS)應(yīng)用的大部分要求。AD

最小化ARM Cortex-M CPU功耗的方法與技巧

我們已經(jīng)介紹了多種易于實(shí)現(xiàn)的減輕Cortex-M設(shè)備上CPU功耗的方法。當(dāng)然，還有其他因素影響功耗，例如用于加工設(shè)備的處理工藝或者用于存儲(chǔ)應(yīng)用代碼的存儲(chǔ)器技術(shù)。工藝和存儲(chǔ)技術(shù)能夠顯著影響運(yùn)行時(shí)功耗和低功耗模式下的漏電，因此也應(yīng)當(dāng)納入嵌入式開發(fā)人員的整體功耗設(shè)計(jì)考慮之中。

FPGA工程師應(yīng)如何挑選ADC和DAC

將具有信號(hào)處理功能的FPGA與現(xiàn)實(shí)世界相連接，需要使用模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器(DAC) 一旦執(zhí)行特定任務(wù)，F(xiàn)PGA系統(tǒng)必須與現(xiàn)實(shí)世界相連接，而所有工程師都知道現(xiàn)實(shí)世界是

詳解TMS320VC5410的McBSP串行接口技術(shù)與程序設(shè)計(jì)

一、DSP的串行接口技術(shù) DSP是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來處理大量信息的器件。其工作原理是接收模擬信號(hào)，轉(zhuǎn)換為0或1的數(shù)字信號(hào)。再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把

嵌入式開發(fā)：車載軟件無線電設(shè)計(jì)與應(yīng)用

車載無線應(yīng)用涉及眾多的獨(dú)立硬件模塊和快速發(fā)展的新技術(shù)，同時(shí)變更硬件模塊和修改軟件模塊可能會(huì)導(dǎo)致滯后的上市時(shí)間和較高的設(shè)計(jì)成本。軟件無線電是一個(gè)蓬勃發(fā)展的領(lǐng)域，以下本文將就在車載系統(tǒng)中引入軟件無線電模塊展開討論。

STM32 雙DAC DMA TIM6輸出正弦波例子

STM32F103有雙DAC通道，利用DMA實(shí)現(xiàn)2個(gè)波形輸出#include "stm32f10x.h" //DAC1,2初始化 void dac_init(void) { RCC->APB2ENR |= RCC_APB2ENR_IOPAEN; //開啟端口A時(shí)鐘 RCC->APB1ENR |= RCC_APB1ENR

解析高速ADC和DAC與FPGA的配合使用

許多數(shù)字處理系統(tǒng)都會(huì)使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實(shí)現(xiàn)并行和流水線算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進(jìn)行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25