FPGA IP核復用實戰(zhàn):AXI總線接口配置與中斷處理模塊封裝
Video In to AXI-Stream IP 核:架構、應用與實現(中)
Video In to AXI-Stream IP 核:架構、應用與實現(下)
Video In to AXI-Stream IP 核:架構、應用與實現(上)
DDR4 MIG IP核的詳細介紹與配置探索
基于MCU器件如何實現IP核的設計?
Arasan與Testmetrix攜手合作
新思科技宣布推出全新神經處理單元(NPU)IP核和工具鏈
新思科技推出全新神經處理器IP核,提供業(yè)界領先的3500 TOPS性能
一種基于ARM的IEEE802.11MAC協(xié)議IP核設計
XLINX ZYNQ 系統(tǒng) arm端數據讀寫問題
預算:¥5000