基于Synopsys HSPICE的PDN阻抗建模與去耦電容優(yōu)化

在高速數(shù)字電路設(shè)計(jì)中，電源完整性（Power Integrity, PI）直接影響信號(hào)完整性（SI）和系統(tǒng)穩(wěn)定性。隨著IC工作頻率突破GHz級(jí)，電源噪聲容限縮小至毫伏級(jí)，傳統(tǒng)經(jīng)驗(yàn)設(shè)計(jì)已無法滿足需求。本文聚焦Synopsys HSPICE在PDN阻抗建模與去耦電容優(yōu)化中的應(yīng)用，通過頻域分析與時(shí)域仿真結(jié)合的方法，實(shí)現(xiàn)電源噪聲的精準(zhǔn)控制。