-
影響檢驗條碼生成的若干因素
前段時間在為渠道解決問題時，發(fā)現(xiàn)渠道的技術(shù)人員對于檢驗項目的條碼生成規(guī)則不清楚。程序中產(chǎn)生標本條碼有三種方式，1通過醫(yī)囑發(fā)送產(chǎn)生;2采集工作站中生成產(chǎn)生;3通過預制條碼在采集站中進行綁定產(chǎn)生。同時條碼生成的
-
用RTL測試平臺驗證事務級IP模型
在系統(tǒng)級芯片設(shè)計中，設(shè)計驗證是一項十分重要的工作。傳統(tǒng)的驗證方法雖然比較簡單，但對設(shè)計工程師要求很高，而且驗證時間過長。本文介紹開放式設(shè)計和驗證語言SystemC，通過該語言可實現(xiàn)RTL測試平臺的復用，降低驗證
-
如何成功地完成ASIC原型驗證
有很多原因使我們在芯片TAPOUT之前做原型驗證，最終的目的都是盡可能高性價比的使芯片盡快推向市場。原型驗證可以使我們找出其它的驗證方法找不出的錯誤?；谠偷乃俣冉咏诂F(xiàn)實速度，原型驗證可以使我們盡早地來
-
VxWorks系統(tǒng)下的RTL8139驅(qū)動程序改進
引言RTL8139是臺灣Realtek半導體公司生產(chǎn)的一種快速以太網(wǎng)控制器，提供符合PCI2.2標準的接口，兼容IEEE802.3u 100BASE－T規(guī)范，支持IEEE－802.3x全雙工流量控制，支持10Mbit.s－1/100Mbit.s－1全雙工、半雙工自適應，
-
VxWorks系統(tǒng)下的RTL8139驅(qū)動程序改進
VxWorks系統(tǒng)下的RTL8139驅(qū)動程序改進
-
modelsim仿真軟件介紹
1、 仿真的目的： 在軟件環(huán)境下，驗證電路的行為和設(shè)想中的是否一致?！ ?、 仿真的分類： a) 功能仿真：在RTL層進行的仿真，其特點是不考慮構(gòu)成電路的邏輯和門的時間延遲，著重考慮電路在理想環(huán)境下的行為和
-
Cadence提供新一代Encounter RTL-to-GDSII流程
全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司日前宣布推出最新版Cadence Encounter RTL-to-GDSII流程，面向高性能千兆級設(shè)計，包括在20納米最新技術(shù)節(jié)點上的新設(shè)計。這種最新的RTL-to-GDSII設(shè)計、實現(xiàn)與簽收流程是與
-
ALF簡介及IC設(shè)計流程
先進庫格式(ALF)是一種提供了庫元件、技術(shù)規(guī)則和互連模型的建模語言，不同抽象等級的ALF模型能被EDA同時用于IC規(guī)劃、原型制作、實現(xiàn)、分析、優(yōu)化和驗證等應用中。本文在介紹ALF概念的基礎(chǔ)上，詳細討論了使用ALF時庫元
-
物聯(lián)網(wǎng)的新興技術(shù)與挑戰(zhàn)研究
摘要：將物聯(lián)網(wǎng)想象成一個動態(tài)網(wǎng)絡(luò)，該網(wǎng)絡(luò)中的日常對象可以彼此交互、感知環(huán)境并進行相應的響應。為了對物聯(lián)網(wǎng)這個看上去似乎很簡單，但其結(jié)構(gòu)卻比較復雜的新型技術(shù)進行多方面的研究，文中闡述了物聯(lián)網(wǎng)發(fā)展所存在的
-
降低IC功耗的方法
在許多設(shè)計中，功耗已經(jīng)變成一項關(guān)鍵的參數(shù)。在高性能設(shè)計中，超過臨界點溫度而產(chǎn)生的過多功耗會削弱可靠性。在芯片上表現(xiàn)為電壓下降，由于片上邏輯不再是理想電壓條件下運行的那樣，功耗甚至會影響時序。為了處理功
-
在SoC設(shè)計中采用ESL設(shè)計和驗證方法
本文討論電子系統(tǒng)級(ESL)設(shè)計和驗證方法學在系統(tǒng)級芯片(SoC)設(shè)計中的應用。ESL設(shè)計是能夠讓SoC設(shè)計工程師以緊密耦合方式開發(fā)、優(yōu)化和驗證復雜系統(tǒng)架構(gòu)和嵌入式軟件的一套方法學，它還提供下游寄存器傳輸級(RTL)實現(xiàn)的
-
在SoC設(shè)計中采用ESL設(shè)計和驗證方法
本文討論電子系統(tǒng)級(ESL)設(shè)計和驗證方法學在系統(tǒng)級芯片(SoC)設(shè)計中的應用。ESL設(shè)計是能夠讓SoC設(shè)計工程師以緊密耦合方式開發(fā)、優(yōu)化和驗證復雜系統(tǒng)架構(gòu)和嵌入式軟件的一套方法學，它還提供下游寄存器傳輸級(RTL)實現(xiàn)的
-
在SoC設(shè)計中采用ESL設(shè)計和驗證方法
在SoC設(shè)計中采用ESL設(shè)計和驗證方法
-
TCP/IP的浮標網(wǎng)絡(luò)通信系統(tǒng)設(shè)計策略
水聲信道匹配基礎(chǔ)研究是建立在水聲學、海洋物理聲學以及現(xiàn)代信號處理技術(shù)基礎(chǔ)上的新興研究領(lǐng)域。為滿足研究需要而構(gòu)建的局部海域水聲信道測量平臺（圖 1），能夠?qū)崿F(xiàn)環(huán)境信息和信道參量的系統(tǒng)采集和實時傳遞，對信道
-
基于RTL綜合策略的狀態(tài)機優(yōu)化方案
有限狀態(tài)機及其設(shè)計技術(shù)是數(shù)字系統(tǒng)設(shè)計中的重要組成部分，是實現(xiàn)高效率、高可靠性邏輯控制的重要途徑。大部分數(shù)字系統(tǒng)都可以劃分為控制單元和數(shù)據(jù)單元兩個組成部分。通常，控制單元的主體是一個狀態(tài)機，它接收外部
-
Xilinx技術(shù)總監(jiān)：為FPGA設(shè)計帶來革命性變革
全球可編程平臺領(lǐng)導廠商賽靈思公司 （Xilinx, Inc. (NASDAQ: XLNX) ）日前在進駐北京新址的慶典上,強調(diào)其對高增長的中國市場的承諾。該公司不斷擴大其在亞太地區(qū)的影響力，包括開設(shè)研發(fā)中心，并將本地銷售、市場營銷
-
Xilinx技術(shù)總監(jiān)：為FPGA設(shè)計帶來革命性變革
Xilinx技術(shù)總監(jiān)：為FPGA設(shè)計帶來革命性變革
-
Xilinx技術(shù)總監(jiān)：為FPGA設(shè)計帶來革命性變革
Xilinx技術(shù)總監(jiān)：為FPGA設(shè)計帶來革命性變革
-
Xilinx技術(shù)總監(jiān)：為FPGA設(shè)計帶來革命性變革
Xilinx技術(shù)總監(jiān)：為FPGA設(shè)計帶來革命性變革
-
Xilinx技術(shù)總監(jiān)：為FPGA設(shè)計帶來革命性變革
Xilinx技術(shù)總監(jiān)：為FPGA設(shè)計帶來革命性變革
