老舊代碼重構(gòu)：VHDL向SystemVerilog UVM環(huán)境遷移的實戰(zhàn)策略

在芯片驗證領(lǐng)域，大量遺留的VHDL代碼庫如同“技術(shù)債務(wù)”，隨著項目復(fù)雜度提升，其驗證效率低下的問題日益凸顯。將這些代碼遷移至SystemVerilog（SV）并集成到UVM（通用驗證方法學(xué)）環(huán)境中，不再是簡單的語言翻譯，而是一場驗證架構(gòu)的現(xiàn)代化革命。這不僅能利用SV強大的面向?qū)ο筇匦?，更能通過UVM的標(biāo)準(zhǔn)化組件實現(xiàn)驗證復(fù)用，是提升驗證質(zhì)量的bi經(jīng)之路。

SystemVerilog斷言在AXI-Lite總線時序驗證中的應(yīng)用

在高速數(shù)字系統(tǒng)設(shè)計中，AXI-Lite總線作為輕量級內(nèi)存映射接口，廣泛應(yīng)用于寄存器配置場景。其嚴(yán)格的握手時序要求使得傳統(tǒng)驗證方法效率低下，而SystemVerilog斷言（SVA）憑借其時序描述能力，成為AXI-Lite協(xié)議驗證的核心工具。

基于SystemVerilog的斷言驗證：形式化方法在FPGA算法測試中的應(yīng)用

在航空航天、汽車電子等高可靠性領(lǐng)域，F(xiàn)PGA算法驗證的完備性直接決定系統(tǒng)安全性。傳統(tǒng)仿真測試僅能覆蓋約60%的代碼路徑，而形式化驗證通過數(shù)學(xué)建?？蓪崿F(xiàn)100%狀態(tài)空間覆蓋。本文提出基于SystemVerilog斷言(SVA)的混合驗證方法，在Xilinx Zynq UltraScale+ MPSoC的雷達信號處理算法驗證中，將關(guān)鍵路徑覆蓋率從78%提升至99.5%，調(diào)試周期縮短60%。

SystemVerilog中還有一個final?block

相信很多人都知道并且使用過Verilog中的initial語句塊，用來初始化一些變量、持續(xù)生成時鐘和復(fù)位信號以及setvirtualinterface等等。finalblock是在SystemVerilog中引入的一個新概念。final?begin????????$display...

3個SystemVerilog新特性！

3個SystemVerilog新特性！01`begin_keyword`end_keyword硬件描述語言中有很多特殊的編譯或者綜合等工具的預(yù)執(zhí)行指令，在某些場景下我們可以利用一下HDL之外的語法去指導(dǎo)工具，而不是信馬由韁。這兩個define可以在代碼的任何部分之間使用，以保持S...

基于VMM驗證方法學(xué)的MCU驗證環(huán)境

1 簡介隨著設(shè)計的復(fù)雜程度不斷增加，要求把更多的資源放到驗證上，不但要求驗證能夠覆蓋所有的功能，還希望能夠給出大量的異常情況來檢查DUT對應(yīng)異常的處理狀態(tài)，這在傳統(tǒng)測

系統(tǒng)級語言SystemVerilog和SystemC的融合

Mentor Graphics Verification Academy 新增 SystemVerilog 課程和模式庫以擴展工程師的專業(yè)知識和資源

Mentor Graphics 公司(納斯達克代碼：MENT)為 Verification Academy 增加全新的 SystemVerilog 課程和模式庫以幫助驗證工程師提高專業(yè)技能、生產(chǎn)率及設(shè)計質(zhì)量。

基于VMM驗證方法學(xué)的MCU驗證環(huán)境

1 簡介隨著設(shè)計的復(fù)雜程度不斷增加，要求把更多的資源放到驗證上，不但要求驗證能夠覆蓋所有的功能，還希望能夠給出大量的異常情況來檢查DUT對應(yīng)異常的處理狀態(tài)，這在傳統(tǒng)測

全球領(lǐng)先半導(dǎo)體廠商Synopsys在中國確立VMM驗證方法標(biāo)準(zhǔn)

【導(dǎo)讀】全球領(lǐng)先半導(dǎo)體廠商Synopsys在中國確立VMM驗證方法標(biāo)準(zhǔn) 中文版《SystemVerilog 驗證方法學(xué)》由北京航空航天大學(xué)出版社發(fā)行 全球領(lǐng)先的電子設(shè)計自動化（EDA）軟件工具領(lǐng)導(dǎo)廠商Synopsys今天宣布，由

Mentor提議對基于圖形的測試規(guī)范標(biāo)準(zhǔn)進行研究

2014年3月4日—Mentor Graphics（NASDAQ：MENT）今天宣布，為對基于圖形的測試規(guī)范標(biāo)準(zhǔn)的標(biāo)準(zhǔn)化問題進行研究，公司已提議成立新的Accellera標(biāo)準(zhǔn)委員會。為深化此項工作，Mentor Graphics公司將把其現(xiàn)有的基于圖形的測

Mentor欲成立機構(gòu)研究基于圖形的測試規(guī)范標(biāo)準(zhǔn)化

MentorGraphics日前宣布，為對基于圖形的測試規(guī)范標(biāo)準(zhǔn)的標(biāo)準(zhǔn)化問題進行研究，公司已提議成立新的Accellera標(biāo)準(zhǔn)委員會。為深化此項工作，MentorGraphics公司將把其現(xiàn)有的基于圖形的測試規(guī)范格式作為技術(shù)捐贈奉獻出來，

基于ESL并采用System C和System Verilog的設(shè)計流程

　ESL解決方案的目標(biāo)在于提供讓設(shè)計人員能夠在一種抽象層次上對芯片進行描述和分析的工具和方法，在這種抽象層次上，設(shè)計人員可以對芯片特性進行功能性的描述，而沒有必要求助于硬件（RTL）實現(xiàn)的具體細節(jié)。 當(dāng)今

Synopsys在中國確立VMM驗證方法標(biāo)準(zhǔn)

Synopsys 擴展VMM方法

Synopsys日前宣布，應(yīng)用其擴展的VMM方法，幫助產(chǎn)品開發(fā)團隊更有效地定義、測量并實現(xiàn)他們的驗證目標(biāo)。

瑞薩采用Synopsys VCS解決方案和VMM方法論