Synopsys日前宣布，應用其擴展的VMM方法，幫助產(chǎn)品開發(fā)團隊更有效地定義、測量并實現(xiàn)他們的驗證目標。新一代VMM解決方案可通過三個新的部分實現(xiàn)更高的驗證生產(chǎn)效率，即VMM Planner、VMM Applications和VMM Automation。新一代VMM解決方案是構(gòu)建在流行讀物《SystemVerilog驗證方法手冊》中所定義的成熟VMM方法集之上。

    VMM Planner可幫助驗證團隊系統(tǒng)地捕捉正在驗證設計中的一個特征層，同時配合相關的覆蓋、測試、所有權(quán)和時間表數(shù)據(jù)，形成一個可執(zhí)行的驗證計劃，以解決上述問題。VMM Planner可提取和上滾各種驗證結(jié)果，如代碼和功能覆蓋、形式和動態(tài)斷言、測試通過/失敗數(shù)據(jù)，成為一個有注釋的計劃，為準確、客觀而透明的驗證進展評估予以分享。 

    VMM Applications可提供一系列高水平功能，進一步縮短寄存器和存儲器等普通設計元件的測試工作臺創(chuàng)建時間。這些新應用軟件建立在VMM標準庫的基礎之上，是《SystemVerilog語言驗證方法手冊》中定義的一組基本構(gòu)建模塊?；镜腣MM Applications包括：

•    寄存器抽象層，可通過自動生成測試來迅速而簡便地管理成千上萬芯片配置寄存器的驗證。
•    硬件抽象層，創(chuàng)建VMM測試工作臺，可以迅速被配置為目標仿真或硬件輔助驗證平臺。
•    可重用環(huán)境構(gòu)成，有助于創(chuàng)建驗證子系統(tǒng)，無需進行系統(tǒng)級修改即可再度使用
•    存儲器分配管理器，可對潛在的存儲緩沖器容量和地址錯誤進行測試。

    VMM Automation可提供多種自動工具和功能，以提高驗證用戶的生產(chǎn)效率。VMM SystemC™ 交易層接口在VMM 測試工作臺和SystemC 參考模型之間提供了高性能連接。VMM Compliance Checker可根據(jù)《SystemVerilog語言驗證方法手冊》中的規(guī)則和指南分析驗證環(huán)境，提供一種簡單的方法來實現(xiàn)可互操作和可重用的驗證組件。

    Synopsys驗證事業(yè)群高級副總裁兼總經(jīng)理Manoj Gandhi 表示：“一個成熟而完善的方法一直以來都是工程師實現(xiàn) SystemVerilog 驗證能力的一個關鍵需求。Synopsys不斷通過最新的補充來擴展成熟的 VMM方法集，幫助芯片開發(fā)人員有效地定義、測量和實現(xiàn)他們的驗證目標?！?nbsp;

     VMM 解決方案支持SystemVerilog和OpenVera ®語言。評估版VMM Applications作為Synopsys 功能驗證解決方案和Pioneer-NTB和Vera® 測試工作臺自動化工具的一部分，現(xiàn)已供貨。VMM Planner和 VMM Automation將在今年晚些時候開始供貨。