基于Verilog HDL硬件描述語(yǔ)言的CPLD異步串行通信(UART)協(xié)議棧建模與實(shí)現(xiàn)
立即下載基于Verilog硬件描述語(yǔ)言的CPLD異步串行通信接口(UART)設(shè)計(jì) (研究)
立即下載Verilog HDL硬件描述語(yǔ)言海量設(shè)計(jì)實(shí)例匯編
立即下載面向FPGA ASIC設(shè)計(jì)的Verilog-HDL硬件描述語(yǔ)言大規(guī)模實(shí)戰(zhàn)例程集錦(自制)
立即下載基于FPGA的四階IIR數(shù)字濾波器設(shè)計(jì)與Verilog實(shí)現(xiàn)(原創(chuàng))
立即下載