電路" target="_blank">數(shù)字電路根據(jù)邏輯功能的不同特點，可以分成兩大類，一類叫組合邏輯電路(簡稱組合電路)，另一類叫做時序邏輯電路(簡稱時序電路)。組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)。而時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決于當時的輸入信號，而且還取決于電路原來的狀態(tài)，或者說，還與以前的輸入有關(guān)。

組合邏輯電路是指在任何時刻，輸出狀態(tài)只決定于同一時刻各輸入狀態(tài)的組合，而與電路以前狀態(tài)無關(guān)，而與其他時間的狀態(tài)無關(guān)。其邏輯函數(shù)如下：Li=f(A1，A2，A3……An) (i=1，2，3…m)其中，A1~An為輸入變量，Li為輸出變量。組合邏輯電路的特點歸納如下：① 輸入、輸出之間沒有返饋延遲通道;② 電路中無記憶單元。對于第一個邏輯表達公式或邏輯電路，其真值表可以是惟一的，但其對應的邏輯電路或邏輯表達式可能有多種實現(xiàn)形式，所以，一個特定的邏輯問題，其對應的真值表是惟一的，但實現(xiàn)它的邏輯電路是多種多樣的。在實際設計工作中，如果由于某些原因無法獲得某些門電路，可以通過變換邏輯表達式變電路，從而能使用其他器件來代替該器件。同時，為了使邏輯電路的設計更簡潔，通過各方法對邏輯表達式進行化簡是必要的。組合電路可用一組邏輯表達式來描述。設計組合電路直就是實現(xiàn)邏輯表達式。要求在滿足邏輯功能和技術(shù)要求基礎上，力求使電路簡單、經(jīng)濟、可靠、實現(xiàn)組合邏輯函數(shù)的途徑是多種多樣的，可采用基本門電路，也可采用中、大規(guī)模集成電路。其一般設計步驟為：① 分析設計要求，列真值表;② 進行邏輯和必要變換。得出所需要的最簡邏輯表達式;③ 畫邏輯圖。

在asic設計和pld設計中組合邏輯電路設計的最簡化是很重要的，在設計時常要求用最少的邏輯門或?qū)Ь€實現(xiàn)。在asic設計和pld設計中需要處理大量的約束項，值為1或0的項卻是有限的，提出組合邏輯電路設計的一種新方法。與邏輯表示只有在決定事物結(jié)果的全部條件具備時，結(jié)果才發(fā)生。輸出變量為1的某個組合的所有因子的與表示輸出變量為1的這個組合出現(xiàn)、所有輸出變量為0的組合均不出現(xiàn)，因而可以表示輸出變量為1的這個組合。 組合邏輯電路的分析分以下幾個步驟：(1)有給定的邏輯電路圖，寫出輸出端的邏輯表達式;(2)列出真值表;(3)通過真值表概括出邏輯功能，看原電路是不是最理想，若不是，則對其進行改進。

指定二進制代碼代表特定的信號的過程就叫編碼。把某一組二進制代碼的特定含義譯出的過程叫譯碼。(1)編碼器 因為n位二進制數(shù)碼有2^n種狀態(tài)，所以它可代表2^n組信息。人們在編碼過程中一般是采用編碼矩陣和編碼表，編碼矩陣就是在卡諾圖上指定每一方格代表某一自然數(shù)，把這些自然數(shù)填入相應的方格。

一般步驟:(1) 由實際邏輯問題列出真值表;(2) 由真值表寫出邏輯表達式;(3) 化簡、變換輸出邏輯表達式;(4) 畫出邏輯圖。

譯碼器譯碼器 編碼的逆過程就是譯碼。 譯碼就是把代碼譯為一定的輸出信號，以表示它的原意。實現(xiàn)譯碼的電路就是譯碼器。譯碼器可分為二進制譯碼器、十進制譯碼器、集成譯碼器和數(shù)字顯示譯碼驅(qū)動電路。其中二進制譯碼器是一種最簡單的變量譯碼器，它的輸出端全是最小項。