數(shù)模轉換器，又稱D/A轉換器，簡稱DAC，它是把數(shù)字量轉變成模擬的器件。D/A轉換器基本上由4個部分組成，即權電阻網(wǎng)絡、運算放大器、基準電源和模擬開關。模數(shù)轉換器中一般都要用到數(shù)模轉換器，模數(shù)轉換器即A/D轉換器，簡稱ADC，它是把連續(xù)的模擬信號轉變?yōu)殡x散的數(shù)字信號的器件。

最常見的數(shù)模轉換器是將并行二進制的數(shù)字量轉換為直流電壓或直流電流，它常用作過程控制計算機系統(tǒng)的輸出通道，與執(zhí)行器相連，實現(xiàn)對生產(chǎn)過程的自動控制。數(shù)模轉換器電路還用在利用反饋技術的模數(shù)轉換器設計中。

DAC主要由數(shù)字寄存器、模擬電子開關、位權網(wǎng)絡、求和運算放大器和基準電壓源(或恒流源)組成。用存于數(shù)字寄存器的數(shù)字量的各位數(shù)碼，分別控制對應位的模擬電子開關，使數(shù)碼為1的位在位權網(wǎng)絡上產(chǎn)生與其位權成正比的電流值，再由運算放大器對各電流值求和，并轉換成電壓值。

根據(jù)位權網(wǎng)絡的不同，可以構成不同類型的DAC，如權電阻網(wǎng)絡DAC、R–2R倒T形電阻網(wǎng)絡DAC和單值電流型網(wǎng)絡DAC等。權電阻網(wǎng)絡DAC的轉換精度取決于基準電壓VREF，以及模擬電子開關、運算放大器和各權電阻值的精度。它的缺點是各權電阻的阻值都不相同，位數(shù)多時，其阻值相差甚遠，這給保證精度帶來很大困難，特別是對于集成電路的制作很不利，因此在集成的DAC中很少單獨使用該電路。

它由若干個相同的R、2R網(wǎng)絡節(jié)組成，每節(jié)對應于一個輸入位。節(jié)與節(jié)之間串接成倒T形網(wǎng)絡。R–2R倒T形電阻網(wǎng)絡DAC是工作速度較快、應用較多的一種。和權電阻網(wǎng)絡比較，由于它只有R、2R兩種阻值，從而克服了權電阻阻值多，且阻值差別大的缺點。

電流型DAC則是將恒流源切換到電阻網(wǎng)絡中，恒流源內(nèi)阻極大，相當于開路，所以連同電子開關在內(nèi)，對它的轉換精度影響都比較小，又因電子開關大多采用非飽和型的ECL開關電路，使這種DAC可以實現(xiàn)高速轉換，轉換精度較高。

模擬信號在時域上是連續(xù)的，因此可以將它轉換為時間上連續(xù)的一系列數(shù)字信號。這樣就要求定義一個參數(shù)來表示新的數(shù)字信號采樣自模擬信號速率。這個速率稱為轉換器的采樣率(samplingrate)或采樣頻率(samplingfrequency)?？梢圆杉B續(xù)變化、帶寬受限的信號(即每隔一時間測量并存儲一個信號值)，然后可以通過插值將轉換后的離散信號還原為原始信號。這一過程的精確度受量化誤差的限制。然而，僅當采樣率比信號頻率的兩倍還高的情況下才可能達到對原始信號的忠實還原，這一規(guī)律在采樣定理有所體現(xiàn)。由于實際使用的模擬數(shù)字轉換器不能進行完全實時的轉換，所以對輸入信號進行一次轉換的過程中必須通過一些外加方法使之保持恒定。常用的有采樣-保持電路，在大多數(shù)的情況里，通過使用一個電容器可以存儲輸入的模擬電壓，并通過開關或門電路來閉合、斷開這個電容和輸入信號的連接。許多模擬數(shù)字轉換集成電路在內(nèi)部就已經(jīng)包含了這樣的采樣-保持子系統(tǒng)。

D/A轉換器的主要特性指標包括以下幾方面：

分辨率指最小輸出電壓(對應的輸入數(shù)字量只有最低有效位為“1”)與最大輸出電壓(對應的輸入數(shù)字量所有有效位全為“1”)之比。如N位D/A轉換器，其分辨率為1/(2^N-1)。在實際使用中，表示分辨率大小的方法也用輸入數(shù)字量的位數(shù)來表示。

線性度用非線性誤差的大小表示D/A轉換的線性度。并且把理想的輸入輸出特性的偏差與滿刻度輸出之比的百分數(shù)定義為非線性誤差。

轉換精度D/A轉換器的轉換精度與D/A轉換器的集成芯片的結構和接口電路配置有關。如果不考慮其他D/A轉換誤差時，D/A的轉換精度就是分辨率的大小，因此要獲得高精度的D/A轉換結果，首先要保證選擇有足夠分辨率的D/A轉換器。同時D/A轉換精度還與外接電路的配置有關，當外部電路器件或電源誤差較大時，會造成較大的D/A轉換誤差，當這些誤差超過一定程度時，D/A轉換就產(chǎn)生錯誤。在D/A轉換過程中，影響轉換精度的主要因素有失調(diào)誤差、增益誤差、非線性誤差和微分非線性誤差。

轉換速度轉換速度一般由建立時間決定。從輸入由全0突變?yōu)槿?時開始，到輸出電壓穩(wěn)定在FSR±?LSB范圍(或以FSR±x%FSR指明范圍)內(nèi)為止，這段時間稱為建立時間，它是DAC的最大響應時間，所以用它衡量轉換速度的快慢。