1.前言

首先來(lái)了解什么是線性穩(wěn)壓器，這是一種晶體管運(yùn)行在線性區(qū)時(shí)候，使輸入電壓與輸出電壓有一個(gè)壓差，就拿我們熟悉的LM7805來(lái)說(shuō)，這是傳統(tǒng)的線性穩(wěn)壓器，這種穩(wěn)壓芯片要求求輸入電壓至少要比輸出電壓高2V左右，否則不能正常輸出；而LDO低壓差線性穩(wěn)壓器只不過(guò)是把這個(gè)壓差進(jìn)一步降低，比如WIFI無(wú)線模塊需要3.3V，只有輸入5V時(shí)候，這個(gè)壓差只有1.7V左右，用普通的線性穩(wěn)壓器不能實(shí)現(xiàn)，那么就要考慮使用LDO低壓差線性穩(wěn)壓器，這時(shí)候LDO應(yīng)運(yùn)而生.

LDO的典型特征必須是壓差。畢竟，這是其名稱和首字母縮略詞的來(lái)源。

在最基本的層面上，壓差描述了正確調(diào)節(jié)所需的V IN和 V OUT之間的最小增量。但是，當(dāng)我們合并變量時(shí)，它很快就會(huì)變得更加微妙。正如我們將看到的，壓差對(duì)于獲得高效運(yùn)行和生成具有有限余量的電壓軌至關(guān)重要。

2.什么是壓降？

壓差電壓 V DO是指輸入電壓 V IN必須保持在所需輸出電壓 V OUT(nom) 以上才能進(jìn)行適當(dāng)調(diào)節(jié)的最小電壓差。見(jiàn)等式 1：

    (1)

如果 V IN低于此值，線性穩(wěn)壓器將進(jìn)入壓差操作，不再調(diào)節(jié)所需的輸出電壓。在這種情況下，輸出電壓 V OUT(dropout)將跟蹤 V IN減去壓降電壓（公式 2）：

 (2)

舉個(gè)例子，考慮一個(gè)像TPS799這樣的 LDO調(diào)節(jié) 3.3V。當(dāng)提供 200mA電流時(shí)，TPS799的最大壓差規(guī)定為 175mV。只要輸入電壓為 3.475V 或更高，穩(wěn)壓就不會(huì)受到影響。但是，將輸入電壓降至 3.375V 會(huì)導(dǎo)致 LDO 進(jìn)入壓差操作并停止調(diào)節(jié)，如圖 1 所示。

圖 1：TPS799在壓差模式下運(yùn)行

盡管它應(yīng)該調(diào)節(jié) 3.3V，但TPS799沒(méi)有維持調(diào)節(jié)所需的裕量。結(jié)果，輸出電壓開(kāi)始跟蹤輸入電壓。

3.什么決定壓降？

LDO 的架構(gòu)主要決定了壓降。要了解原因，讓我們看看 PMOS 和 NMOS LDO 并比較它們的操作。

PMOS LDO

圖 2 顯示了 PMOS LDO 架構(gòu)。為了調(diào)節(jié)所需的輸出電壓，反饋環(huán)路控制漏源電阻或 R DS。隨著 V IN接近 V OUT(nom)，誤差放大器將驅(qū)動(dòng)?xùn)艠O至源極電壓或 V GS，使其更負(fù)，以降低 R DS并保持調(diào)節(jié)。

圖 2：PMOS LDO

然而，在某個(gè)時(shí)刻，誤差放大器輸出將在接地處飽和，并且無(wú)法驅(qū)動(dòng) V GS更負(fù)。R DS已達(dá)到其最小值。將此 R DS值與輸出電流或 I OUT相乘，將產(chǎn)生壓差電壓。

請(qǐng)記住，V GS的值越負(fù)，實(shí)現(xiàn)的R DS越低。通過(guò)增加輸入電壓，我們可以獲得更負(fù)的 V GS。因此，PMOS 架構(gòu)在較高的輸出電壓下具有較低的壓差。圖 3 說(shuō)明了這種行為。

圖 3：TPS799的壓差電壓與輸入電壓

如圖 3 所示，隨著輸入電壓（和輸出電壓，就此而言）的增加，TPS799具有較低的壓差。那是因?yàn)楦叩妮斎腚妷簳?huì)產(chǎn)生更負(fù)的 V GS。

NMOS LDO

在 NMOS 架構(gòu)的情況下，如圖 4 所示，反饋回路仍然控制 R DS。然而，隨著 V IN接近 V OUT(nom)，誤差放大器將增加V GS以降低 R DS并保持調(diào)節(jié)。

圖 4：NMOS LDO

在某一點(diǎn)，V GS不能再增加，因?yàn)檎`差放大器輸出將在電源電壓或 V IN處飽和。滿足此條件時(shí)，R DS處于最小值。將此值與輸出電流或 I OUT相乘，得出壓差電壓。

但是，這會(huì)帶來(lái)一個(gè)問(wèn)題，因?yàn)殡S著 V IN接近 V OUT(nom)，V GS也會(huì)降低，因?yàn)檎`差放大器輸出在 V IN處飽和。這可以防止超低壓差。

4.偏置 LDO

許多 NMOS LDO 采用稱為偏置電壓或 V BIAS的輔助電源軌，如圖 5 所示。

圖 5：帶有偏置軌的 NMOS LDO

該軌用作誤差放大器的正電源軌，并允許其輸出一直擺動(dòng)到高于 V IN 的V BIAS。這種類型的配置使 LDO 能夠保持高 V GS，從而在低輸出電壓下實(shí)現(xiàn)超低壓差。

有時(shí)輔助軌不可用，但仍需要低輸出電壓下的低壓差。在這種情況下，可以用內(nèi)部電荷泵代替 V BIAS，如圖 6 所示。

圖 6：帶有內(nèi)部電荷泵的 NMOS LDO

盡管沒(méi)有外部 V BIAS軌，電荷泵將提升 V IN以便誤差放大器可以產(chǎn)生更大的 V GS值。

5.其他變量

除了架構(gòu)之外，dropout 還受到其他一些變量的影響，如表 1 所示。

表 1：影響壓降的變量

很明顯，dropout 不是一個(gè)靜態(tài)值。不過(guò)，這些變量不僅會(huì)使我們的 LDO 選擇復(fù)雜化，還應(yīng)幫助我們為我們的特定條件集選擇最佳 LDO。