降壓轉(zhuǎn)換器的PGOOD引腳的實(shí)際測(cè)試

時(shí)間：2021-12-23 11:36:53

關(guān)鍵字：降壓轉(zhuǎn)換器電路設(shè)計(jì)

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]許多同步降壓轉(zhuǎn)換器設(shè)計(jì)人員面臨一個(gè)共同的問(wèn)題：如何最好地連接開(kāi)漏電源良好標(biāo)志，也稱為電源良好 (PGOOD) 引腳。在這篇文章中，我將探討電源良好與各種不同的上拉源相關(guān)聯(lián)時(shí)的預(yù)期行為。有一些錯(cuò)誤信息四處流傳，希望這篇文章能澄清

1.前言

許多同步降壓轉(zhuǎn)換器設(shè)計(jì)人員面臨一個(gè)共同的問(wèn)題：如何最好地連接開(kāi)漏電源良好標(biāo)志，也稱為電源良好 (PGOOD) 引腳。在這篇文章中，我將探討電源良好與各種不同的上拉源相關(guān)聯(lián)時(shí)的預(yù)期行為。有一些錯(cuò)誤信息四處流傳，希望這篇文章能澄清。

2.具體內(nèi)容

正如許多轉(zhuǎn)換器數(shù)據(jù)表所描述的那樣，PGOOD 引腳的功能是在開(kāi)關(guān)輸出達(dá)到目標(biāo)調(diào)節(jié)范圍后指示高電平。例如，當(dāng)帶有集成開(kāi)關(guān)的 TI降壓穩(wěn)壓器之一的輸出電壓在目標(biāo)值的 +10% 和 -5% 以內(nèi)時(shí)，內(nèi)部比較器會(huì)檢測(cè)到電源良好狀態(tài)和開(kāi)漏場(chǎng)效應(yīng)晶體管（ FET) 關(guān)閉，使電源良好信號(hào)上升到上拉電壓。如果輸出電壓超出目標(biāo)值的 +15% 或 -10%，漏極開(kāi)路 FET 將打開(kāi)，電源良好信號(hào)在短暫的 2ms 延遲后變低。在其他一些情況下，電源良好也會(huì)變低（無(wú)論輸出電壓如何），例如當(dāng)使能變低時(shí)，以促進(jìn)電壓鏈系統(tǒng)中的快速關(guān)機(jī)排序。

PGOOD 引腳的推薦上拉是將其連接到內(nèi)部產(chǎn)生的 VREG 引腳或 BP 引腳。當(dāng)器件被禁用或未通電時(shí)，輸出保持低電平，這有利于在出現(xiàn)任何偏置之前定義電源良好狀態(tài)。一些具有不同輸入/輸出 (I/O) 電壓的用戶更喜歡將 PGOOD 引腳上拉至 3.3V 等外部偏置，這會(huì)由于時(shí)序而引入一些復(fù)雜情況。在提供 VIN/VDD（通常為 12V）之前，沒(méi)有任何東西為比較器和“定義”電源良好狀態(tài)的邏輯供電。此時(shí)（上電前），漏極開(kāi)路 FET 的柵極電壓由泄漏決定，更可能關(guān)斷而不是導(dǎo)通。將該事實(shí)與可能在 VIN/VDD 之前出現(xiàn)的外部上拉電壓相結(jié)合，可能會(huì)導(dǎo)致 PGOOD 引腳在其他 PBAD 狀態(tài)期間顯示為高電平。

圖 1 至圖 5 是使用 TPS53315 和 TPS53319 同步降壓轉(zhuǎn)換器由 VREG 上拉的 PGOOD 和由外部電壓上拉的 PGOOD 的示波器截圖。請(qǐng)注意 PGOOD 如何浮升至上拉電壓，即使器件未在調(diào)節(jié)。

TPS53315 是 D-CAP? 模式、具有集成 MOSFET 的 12A 同步開(kāi)關(guān)。它專為易于使用、外部元件數(shù)量少和小封裝電源系統(tǒng)而設(shè)計(jì)。

該器件具有單軌輸入支持、一個(gè) 19mΩ 和一個(gè) 7mΩ 集成 MOSFET、精確的 1%、0.6V 基準(zhǔn)和集成升壓開(kāi)關(guān)。具有競(jìng)爭(zhēng)力的特性示例包括：大于 96% 的最大效率、3 V 至 15 V 的寬輸入電壓范圍、極少的外部元件數(shù)量、用于超快速瞬態(tài)的 D-CAP? 模式控制、可選的自動(dòng)跳過(guò)和 PWM 操作、內(nèi)部軟啟動(dòng)控制，頻率可調(diào)，無(wú)需補(bǔ)償。

轉(zhuǎn)換輸入電壓范圍為 3 V 至 15 V，電源電壓范圍為 4.5 V 至 25 V，輸出電壓范圍為 0.6 V 至 5.5 V