除總線之外，內(nèi)存也存在類似的帶寬概念。其實(shí)所謂的內(nèi)存帶寬，指的也就是內(nèi)存總線所能提供的數(shù)據(jù)傳輸能力，但它決定于內(nèi)存芯片和內(nèi)存模組而非純粹的總線設(shè)計(jì)，加上地位重要，往往作為單獨(dú)的對象討論。SDRAM、DDR和DDRⅡ的總線位寬為64位，RDRAM的位寬為16位。而這兩者在結(jié)構(gòu)上有很大區(qū)別：SDRAM、DDR和DDRⅡ的64位總線必須由多枚芯片共同實(shí)現(xiàn)，計(jì)算方法如下：內(nèi)存模組位寬=內(nèi)存芯片位寬×單面芯片數(shù)量(假定為單面單物理BANK);如果內(nèi)存芯片的位寬為8位，那么模組中必須、也只能有8顆芯片，多一枚、少一枚都是不允許的;如果芯片的位寬為4位，模組就必須有16顆芯片才行，顯然，為實(shí)現(xiàn)更高的模組容量，采用高位寬的芯片是一個(gè)好辦法。而對RDRAM來說就不是如此，它的內(nèi)存總線為串聯(lián)架構(gòu)，總線位寬就等于內(nèi)存芯片的位寬。和并行總線一樣，內(nèi)存的帶寬等于位寬與數(shù)據(jù)傳輸頻率的乘積，例如，DDR400內(nèi)存的數(shù)據(jù)傳輸頻率為400MHz，那么單條模組就擁有64bit×400MHz÷8(Byte)=3.2GB/s的帶寬;PC 800標(biāo)準(zhǔn)RDRAM的頻率達(dá)到800MHz，單條模組帶寬為16bit×800MHz÷ 8=1.6GB/s。為了實(shí)現(xiàn)更高的帶寬，在內(nèi)存控制器中使用雙通道技術(shù)是一個(gè)理想的辦法，所謂雙通道就是讓兩組內(nèi)存并行運(yùn)作，內(nèi)存的總位寬提高一倍，帶寬也隨之提高了一倍!帶寬可以說是內(nèi)存性能最主要的標(biāo)志，業(yè)界也以內(nèi)存帶寬作為主要的分類標(biāo)準(zhǔn)，但它并非決定性能的要素，在實(shí)際應(yīng)用中，內(nèi)存延遲的影響并不亞于帶寬。如果延遲時(shí)間太長的話相當(dāng)不利，此時(shí)即便帶寬再高也無濟(jì)于事。

計(jì)算機(jī)系統(tǒng)中存在形形色色的總線，這不可避免帶來總線速度匹配問題，其中最常出問題的地方在于前端總線和內(nèi)存、南北橋總線和PCI總線。前端總線與內(nèi)存匹配與否對整套系統(tǒng)影響最大，最理想的情況是前端總線帶寬與內(nèi)存帶寬相等，而且內(nèi)存延遲要盡可能低。在Pentium4剛推出的時(shí)候，Intel采用RDRAM內(nèi)存以達(dá)到同前端總線匹配，但RDRAM成本昂貴，嚴(yán)重影響推廣工作，Intel曾推出搭配PC133 SDRAM的845芯片組，但SDRAM僅能提供1.06GB/s的帶寬，僅相當(dāng)于400MHz前端總線帶寬的1/3，嚴(yán)重不匹配導(dǎo)致系統(tǒng)性能大幅度下降;后來，Intel推出支持DDR266的845D才勉強(qiáng)好轉(zhuǎn)，但仍未實(shí)現(xiàn)與前端總線匹配;接著，Intel將P4前端總線提升到533MHz、帶寬增長至4.26GB/s，雖然配套芯片組可支持DDR333內(nèi)存，可也僅能滿足2/3而已;P4的前端總線提升到800MHz，而配套的865/875P芯片組可支持雙通道DDR400——這個(gè)時(shí)候才實(shí)現(xiàn)匹配的理想狀態(tài)，當(dāng)然，這個(gè)時(shí)候繼續(xù)提高內(nèi)存帶寬意義就不是特別大，因?yàn)樗隽饲岸丝偩€的接收能力。南北橋總線帶寬曾是一個(gè)尖銳的問題，早期的芯片組都是通過PCI總線來連接南北橋，而它所能提供的帶寬僅僅只有133MB/s，若南橋連接兩個(gè)ATA-100硬盤、100M網(wǎng)絡(luò)、IEEE1394接口......區(qū)區(qū)133MB/s帶寬勢必形成嚴(yán)重的瓶頸，為此，各芯片組廠商都發(fā)展出不同的南北橋總線方案，如Intel的Hub-Link、VIA的V-Link、SiS 的MuTIOL，還有AMD的 HyperTransport等等，它們的帶寬都大大超過了133MB/s，最高紀(jì)錄已超過1GB/s，瓶頸效應(yīng)已不復(fù)存在。PCI總線帶寬不足還是比較大的矛盾，PC上使用的PCI總線均為32位、33MHz類型，帶寬133MB/s，而這區(qū)區(qū)133MB/s必須滿足網(wǎng)絡(luò)、硬盤控制卡(如果有的話)之類的擴(kuò)展需要，一旦使用千兆網(wǎng)絡(luò)，瓶頸馬上出現(xiàn)，業(yè)界打算自2004年開始以PCI Express總線來全面取代PCI總線，屆時(shí)PCI帶寬不足的問題將成為歷史。

在通訊和網(wǎng)絡(luò)領(lǐng)域，帶寬的含義又與上述定義存在差異，它指的是網(wǎng)絡(luò)信號可使用的最高頻率與最低頻率之差、或者說是“頻帶的寬度”，也就是所謂的“Bandwidth”、“信道帶寬”——這也是最嚴(yán)謹(jǐn)?shù)募夹g(shù)定義。在100M以太網(wǎng)之類的銅介質(zhì)布線系統(tǒng)中，雙絞線的信道帶寬通常用MHz為單位，它指的是信噪比恒定的情況下允許的信道頻率范圍，不過，網(wǎng)絡(luò)的信道帶寬與它的數(shù)據(jù)傳輸能力(單位Byte/s)存在一個(gè)穩(wěn)定的基本關(guān)系。我們也可以用高速公路來作比喻：在高速路上，它所能承受的最大交通流量就相當(dāng)于網(wǎng)絡(luò)的數(shù)據(jù)運(yùn)輸能力，而這條高速路允許形成的寬度就相當(dāng)于網(wǎng)絡(luò)的帶寬。顯然，帶寬越高、數(shù)據(jù)傳輸可利用的資源就越多，因而能達(dá)到越高的速度;除此之外，我們還可以通過改善信號質(zhì)量和消除瓶頸效應(yīng)實(shí)現(xiàn)更高的傳輸速度。網(wǎng)絡(luò)帶寬與數(shù)據(jù)傳輸能力的正比關(guān)系最早是由貝爾實(shí)驗(yàn)室的工程師Claude Shannon所發(fā)現(xiàn)，因此這一規(guī)律也被稱為Shannon定律。而通俗起見普遍也將網(wǎng)絡(luò)的數(shù)據(jù)傳輸能力與“網(wǎng)絡(luò)帶寬”完全等同起來，這樣“網(wǎng)絡(luò)帶寬”表面上看與“總線帶寬”形成概念上的統(tǒng)一，但這兩者本質(zhì)上就不是一個(gè)意思、相差甚遠(yuǎn)。