EDA是什么?EDA是芯片之母，是芯片設(shè)計中最上游、最高端的產(chǎn)業(yè)。TMT產(chǎn)業(yè)發(fā)展焦點的5G芯片、AI芯片，也是著眼于芯片設(shè)計，而芯片設(shè)計則離不開設(shè)計軟件EDA，EDA可以說是芯片產(chǎn)業(yè)鏈中的“任督二脈”。

EDA全稱為電子設(shè)計自動化，是一種在計算機(jī)輔助下，完成芯片設(shè)計方案輸入、處理、模擬、驗證的軟件工具。網(wǎng)頁鏈接【慧博投研資訊】芯片產(chǎn)業(yè)鏈上游負(fù)責(zé)提供技術(shù)支撐，包括提供電子設(shè)計自動化軟件開發(fā)、授權(quán)和服務(wù)的EDA企業(yè);中游為制造商，下游為應(yīng)用領(lǐng)域系統(tǒng)廠商。網(wǎng)頁鏈接(慧博投研資訊)可以說，EDA位于芯片產(chǎn)業(yè)鏈最頂端的位置，具有牽一發(fā)而動全身的重大影響力。

EDA是集成電路產(chǎn)業(yè)鏈中相對產(chǎn)值較小但又極其重要的關(guān)鍵環(huán)節(jié)，具有“體量小，集中度高”的特點。EDA軟件的市場被Synopsys、Cadence、Mentor、Ansys 四家美國公司占據(jù)了全球 EDA 行業(yè) 90%的市場份額，在中國市場，集中度更高，EDA 95%的份額由Synopsys、Cadence、Mentor瓜分。相對于晶圓代工，未來EDA軟件會是我國集成電路行業(yè)實現(xiàn)自主可控的關(guān)鍵瓶頸。

芯片設(shè)計流程：

芯片設(shè)計可分為前端和后端，前段主要將設(shè)計HDL編碼轉(zhuǎn)化為 netlist 門級網(wǎng)表并進(jìn)行一系列的仿真、驗證，使門級電路圖從規(guī)格、時序、功能上復(fù)合要求;后端主要將對門級電路圖布局、布線，生成版圖，同時對信號完整性、版圖的合規(guī)性、工藝要求等進(jìn)行驗證。

經(jīng)過幾十年的發(fā)展，現(xiàn)代EDA幾乎涵蓋了芯片設(shè)計的方方面面，具有的功能十分全面，對于芯片來說，好的布局和布線會節(jié)省面積，提高信號的完整性、穩(wěn)定性，直接提高芯片的可靠性。借助這個電子自動軟件，工程師就能在電腦上對芯片設(shè)計的前后端技術(shù)和驗證技術(shù)進(jìn)行操作，幫助芯片更好地走線、驗證和仿真。EDA極大的提高了芯片設(shè)計的效率，同時在芯片制造、封測環(huán)節(jié)也有應(yīng)用，與材料、制造設(shè)備共同構(gòu)成集成電路的三大基礎(chǔ)。尤其在現(xiàn)今的復(fù)雜芯片之中，包含上億甚至數(shù)十億以上的晶體管，設(shè)計過程中需要持續(xù)的模擬和驗證，缺少EDA的幫助，幾乎無法完成設(shè)計工作，重要性不言而喻

2/3nm工藝、3D IC、第三代半導(dǎo)體、AI芯片均等2021年炙手可熱的技術(shù)當(dāng)中都少不了一個身影——EDA工具。如果缺少了它，全球所有芯片公司都有可能停擺。按照加州大學(xué)圣迭戈分校AndrewKahng教授推測，EDA的技術(shù)進(jìn)步可以讓設(shè)計效率提升近200倍，將消費級SoC的設(shè)計成本從77億美元降低到4500萬美元。隨著集成電路工藝技術(shù)的持續(xù)演進(jìn)，EDA已成為撬動整個產(chǎn)業(yè)尤其是設(shè)計業(yè)發(fā)展的重要支點。

與芯片設(shè)計業(yè)互為促進(jìn)

隨著摩爾定律的持續(xù)演進(jìn)，集成電路的復(fù)雜程度指數(shù)級上升，現(xiàn)在集成度最高的芯片已經(jīng)集成了數(shù)萬億個晶體管，未來芯片的集成度將會更高。依靠人工繪圖已經(jīng)不可能完成這樣的設(shè)計任務(wù)，利用計算機(jī)輔助手段解決問題已是必然選擇。而伴隨集成電路60多年的發(fā)展歷程，EDA產(chǎn)業(yè)也歷經(jīng)了從計算機(jī)輔助設(shè)計(CAD)發(fā)展進(jìn)化到電子系統(tǒng)設(shè)計自動化(EDA)的演變，越來越深入地嵌入到集成電路產(chǎn)業(yè)當(dāng)中，扮演著芯片破局支點的重要角色。

芯片作為現(xiàn)代電子產(chǎn)品的核心部件，一直充當(dāng)著“大腦”的位置，技術(shù)含量高度密集，開發(fā)難度也是水漲船高。“設(shè)計一款芯片開發(fā)者首先要明確需求，定義諸如指令集、功能、輸入輸出管腳、性能與功耗等關(guān)鍵信息，再將電路劃分成多個模塊，清晰地描述出對每個模塊的要求。然后再由‘前端’開發(fā)者根據(jù)每個模塊功能設(shè)計出電路，運用計算機(jī)語言建立模型并驗證其功能準(zhǔn)確無誤。‘后端’開發(fā)者則要根據(jù)電路設(shè)計出‘版圖’，將數(shù)以億計的電路按其連接關(guān)系，有規(guī)律地翻印到一個硅片上?！边@是一位設(shè)計工程師對記者介紹芯片開發(fā)時的描述。如此復(fù)雜的設(shè)計，不能有任何缺陷，否則是無法修補的，必須從頭再來。如果重新設(shè)計加工，一般至少需要一年時間，再投入上千萬美元的經(jīng)費，有時候甚至需要上億美元。

1月25日芯華章科技股份有限公司宣布謝仲輝加盟芯華章，出任芯華章科技首席市場戰(zhàn)略官一職。他將通過對市場當(dāng)前及未來日益復(fù)雜的應(yīng)用需求洞察，推動企業(yè)技術(shù)創(chuàng)新與生態(tài)建設(shè)，構(gòu)筑具備國際市場高度的核心競爭力，在滿足項目開發(fā)實際需求的同時，為用戶創(chuàng)造更加優(yōu)秀的EDA產(chǎn)品用戶體驗。

謝仲輝在半導(dǎo)體領(lǐng)域擁有近30年的深厚造詣，曾在芯片設(shè)計公司、Fabless與EDA公司從事芯片設(shè)計、工藝集成、技術(shù)市場以及銷售等工程和管理工作，有著豐富的產(chǎn)業(yè)鏈上下游經(jīng)歷，對半導(dǎo)體供應(yīng)鏈有著深刻理解。他曾成功組建市場銷售團(tuán)隊，打造開創(chuàng)性的產(chǎn)業(yè)合作模式，有效降低國內(nèi)芯片設(shè)計與流片門檻，是中國芯片設(shè)計生態(tài)建設(shè)的推動者。

芯華章成立于2020年3月，致力于提供EDA 數(shù)字驗證及仿真技術(shù)相關(guān)的軟件和系統(tǒng)，全面覆蓋數(shù)字芯片驗證需求的五大產(chǎn)品線，包括硬件仿真系統(tǒng)、FPGA原型驗證系統(tǒng)、智能驗證、形式驗證以及邏輯仿真。

據(jù)智慧芽數(shù)據(jù)，截至最新，芯華章科技股份有限公司共有36件已公開的專利申請。從專利類型上看，芯華章?lián)碛邪l(fā)明專利34件，占比94.44%，創(chuàng)新程度較高;從專利狀態(tài)上看，該公司目前的有效專利14件，審中專利22件，近期創(chuàng)新活躍度較高。通過對該公司的上述專利進(jìn)行詳細(xì)分析，公司的專利關(guān)鍵詞主要專注在電子設(shè)備、邏輯系統(tǒng)和仿真器等相關(guān)的專業(yè)技術(shù)領(lǐng)域。