我討論了射頻 (RF) 采樣數(shù)據(jù)轉(zhuǎn)換器的優(yōu)勢和靈活性。高質(zhì)量的時鐘源可以發(fā)揮數(shù)據(jù)轉(zhuǎn)換器的最佳性能。這不是一個新概念。雖然數(shù)據(jù)轉(zhuǎn)換器的性能一直與時鐘源相關(guān)聯(lián)，但由于高工作頻率，RF 采樣轉(zhuǎn)換器會給時鐘帶來額外的壓力。

公式 1 顯示了將時鐘抖動 τ j轉(zhuǎn)換為信噪比 (SNR) 性能的標(biāo)準(zhǔn)公式： 

    (1)

請注意，SNR 不依賴于時鐘頻率；它取決于輸入信號頻率。通常，RF 采樣轉(zhuǎn)換器處理高頻信號，因此時鐘抖動起著重要作用。

模數(shù)轉(zhuǎn)換器 (ADC) 的總 SNR 性能是量化噪聲、熱噪聲和時鐘抖動的組合，如公式 2 所示：

(2)

ADC 的分辨率（位數(shù)）決定了量化噪聲。通常這不是限制因素。來自模擬緩沖器和采樣保持電路的熱噪聲設(shè)置了寬帶最小閾值電平。一旦輸入頻率增加，時鐘抖動就占主導(dǎo)地位。

圖 1 顯示了 ADC 輸入頻率上的 SNR 曲線。熱噪聲決定了低輸入頻率的性能，而抖動決定了高輸入頻率的性能。

圖 1：熱和抖動貢獻(xiàn)的總 SNR 示例

時鐘抖動貢獻(xiàn)來自孔徑抖動和時鐘相位噪聲。采樣電路的變化決定了孔徑抖動。轉(zhuǎn)換器的數(shù)據(jù)表提供了孔徑抖動值。例如，ADC12J4000 ADC 的孔徑抖動為 100fs。ADC12J4000 器件為寬帶采樣和數(shù)字調(diào)諧器件。德州儀器(TI) 的千兆次采樣模數(shù)轉(zhuǎn)換器(ADC) 技術(shù)支持采用射頻直接對大范圍頻譜采樣。集成DDC（數(shù)字下變頻器）可進(jìn)行數(shù)字濾波和下變頻轉(zhuǎn)換。所選頻率塊適用于JESD204B 串行接口。數(shù)據(jù)以基帶15 位復(fù)數(shù)信息形式輸出，以減輕下游處理壓力。根據(jù)數(shù)字下變頻器(DDC) 抽取率和鏈接輸出率設(shè)置，該數(shù)據(jù)將通過串行接口的1 至5 通道輸出。DDC 旁路模式還支持輸出全速率12 位原始ADC 數(shù)據(jù)。此運(yùn)行模式需要8 個串行輸出通道。外部時鐘源由我們控制，因此提供低相位噪聲解決方案至關(guān)重要。TI 提供了一個簡單的抖動計算工作表，可根據(jù)時鐘抖動和孔徑抖動輸入或維持指定 SNR 所需的時鐘抖動計算 SNR。

不幸的是，低相位噪聲合成器源很難獲得。結(jié)合以時鐘頻率為中心的窄帶通濾波器是改善相位噪聲的簡單技巧。該濾波器消除了超出濾波器帶寬的噪聲和諧波。帶寬越窄越好。在較低的時鐘頻率下，晶體濾波器提供出色的窄濾波器響應(yīng)，通常在 10kHz 到 50kHz 的數(shù)量級；但是，晶體濾波器不能在 RF 采樣轉(zhuǎn)換器所需的更高頻率下工作。對于更高頻率的時鐘，LC 或微帶濾波器更實(shí)用，即使它們無法實(shí)現(xiàn)如此窄的帶寬。

雖然濾波器改善了相位噪聲，但它也會影響采樣點(diǎn)周圍的壓擺率。理想的方波具有無限尖銳的過渡。時域中的抖動貢獻(xiàn)仍然適用，但熱噪聲（改變幅度）不會導(dǎo)致抖動。對于非理想時鐘，采樣點(diǎn)附近信號的轉(zhuǎn)換速率決定了熱噪聲對有效抖動的影響。圖 2 說明了熱噪聲如何改變采樣點(diǎn)，這會轉(zhuǎn)化為時域中的誤差。結(jié)合時鐘濾波器可消除諧波并將信號轉(zhuǎn)換為純正弦波信號。與方波相比，零交叉點(diǎn)附近的壓擺率會降低，并且可能會產(chǎn)生比完全沒有濾波器更差的性能。

圖 3 說明了較高幅度的正弦曲線可降低熱噪聲對抖動的影響。時鐘解決方案通常需要 10 至 15dBm 的幅度來克服濾波器和電路板損耗，以保持轉(zhuǎn)換器的快速轉(zhuǎn)換速率信號。

圖 2：熱噪聲對時鐘抖動的影響

圖 3：更高幅度的信號會產(chǎn)生更高的壓擺率

一些轉(zhuǎn)換器包括一個帶有鎖相環(huán) (PLL) 的壓控振蕩器 (VCO)，用于在片上生成時鐘源。我們只需要提供一個低頻參考信號，該信號易于生成并在整個電路板中傳播。例如，DAC38J84 包含一個工作在 3.75GHz 至 5.5GHz 范圍內(nèi)的 VCO，可將所需時鐘頻率分頻至轉(zhuǎn)換器的最大頻率 2.5GHz。

通常，與外部源相比，內(nèi)部 PLL/VCO 會出現(xiàn)一些退化；但是，我們應(yīng)該預(yù)料到與外部源相媲美的新設(shè)備的相位噪聲改進(jìn)。最終，集成 PLL/VCO 將成為提供最佳性能和最低成本時鐘解決方案的主要方法。