Heidenhain 的 EnDat 2.2 接口是用于線性或旋轉位置反饋編碼器的純數(shù)字雙向串行接口標準。EnDat 2.2 主站通過模式命令將傳輸?shù)臄?shù)據(jù)類型（如絕對位置、參數(shù)和診斷）發(fā)送到編碼器。EnDat 2.2 接口也適用于最高 SIL 3 的安全相關應用。

在工業(yè)應用中，位置反饋編碼器可能安裝在距離變頻器最遠 100m 的地方。EnDat 2.2 時鐘頻率為 100kHz 至 16MHz，電纜長度可達 20m，100m 時可達 8MHz。

如何為符合行業(yè)標準的變頻器設計符合 EMC 標準的接口？

IEC618000-3 規(guī)定了可調速電力驅動系統(tǒng)的 EMC 要求，其中 EnDat 2.2 主接口模塊是一個子系統(tǒng)。由于編碼器電纜可長達 100m，因此接口必須至少通過表 1 中列出的測試要求。

· (A) 模塊應繼續(xù)按預期運行。即使在測試期間也不會損失功能或性能。

· (B) 可以接受暫時的性能下降。測試后，模塊應繼續(xù)按預期運行，無需人工干預。

· (C) 測試過程中，接受功能喪失，但硬件或軟件不被破壞。測試后，手動重啟、斷電或上電后，模塊應自動繼續(xù)按預期運行。

表 1：IEC61800-3 EMC 要求摘錄

圖 1 是作為變頻器一部分的 EnDat 2.2 主接口模塊的相應框圖。

EnDat 2.2 位置編碼器通過一根八線屏蔽電纜連接到 EnDat 2.2 主接口。兩根線用于編碼器電源，兩根線用于電池緩沖或并聯(lián)電源線。基于RS-485的串行通信只需要四根信號線：兩根用于半雙工模式下的雙向差分數(shù)據(jù)信號DATA+和DATA-，另外兩根用于差分時鐘信號CLOCK+和CLOCK-。

圖1 ：EnDat 2.2 主接口模塊框圖

EnDat 2.2 主接口模塊的主要構建塊是：

· EnDat 2.2 編碼器的受保護編碼器電源。

· RS-485 收發(fā)器，如SN65HVD78，用于 EnDat 2.2 時鐘和半雙工數(shù)據(jù)。

· 像 TI 的Sitara? AM437x 處理器這樣的主處理器，它實現(xiàn)了 EnDat 2.2 主控。

第一個構建塊是受保護的編碼器電源，旨在滿足 Heidenhain 對 EnDat 2.2 編碼器的規(guī)范，其電源范圍從 3.6V 擴展到 14V。 

使用EnDat 2.2 位置編碼器接口的參考設計(TIDA-00172)，我們可以使用 DC/DC 降壓轉換器實現(xiàn)編碼器電源，如表 2 所示。

表 2：編碼器電源通用規(guī)格

借助電子保險絲 (eFuse)，該設計還符合 IEC 61010-1，其中次級電路必須供電（在本設計中為 DC/DC 降壓轉換器），電流或功率限制由 IEC 61010-1 設置:2011-07，第 9.4 節(jié)。

eFuse 作為受保護編碼器電源的一部分，可在發(fā)生故障時以電子方式斷開編碼器的電源并發(fā)出故障標志。故障條件是過壓、欠壓、過功率和過流。故障標志允許主機控制器識別電纜短路等故障情況并采取相應措施。表 3 指定了在 TIDA-00172 參考設計中實現(xiàn)的附加保護功能。

表 3：編碼器電源保護規(guī)范

EnDat 2.2 主接口的第二個構建塊是 RS-485 接口。RS-485 收發(fā)器的最小波特率應至少為 32Mbps，以支持最大 16MHz EnDat 2.2 時鐘頻率。

圖 3 顯示了使用參考設計實現(xiàn)的差分數(shù)據(jù)信號的 EMC 兼容接口。假設我們使用 Heidenhain 的屏蔽電纜連接 EnDat 2.2 編碼器。

圖2 ：EnDat 2.2 RS-485 差分數(shù)據(jù)信號的 EMC 兼容接口

RS-485 接口提供-7V 至+12V 的寬共模電壓范圍。為了提高對靜電放電 (ESD)、電快速瞬變 (EFT) 和浪涌的抗擾度，該參考設計使用具有集成 ±12kV IEC ESD 保護功能的 SN65HVD78 RS-485 收發(fā)器。10Ω 防脈沖電阻器可限制鉗位電流，而 330pF 旁路電容器可衰減共模電壓瞬變。有關詳細信息，請參閱TIDA-00172 TI 設計文件夾。

第三個構建塊實現(xiàn)了控制通信的 EnDat 2.2 主站。它生成時鐘信號，選擇數(shù)據(jù)方向，并與時鐘同步發(fā)送和接收數(shù)據(jù)。當既不發(fā)送也不接收數(shù)據(jù)時，時鐘保持高電平。

圖 3 顯示了一個位置值數(shù)據(jù)包傳輸示例。在兩個時鐘脈沖之后，EnDat 2.2 主機發(fā)送模式命令（編碼器發(fā)送位置），從編碼器回復位置值、起始位和錯誤位以及 5 位循環(huán)冗余校驗 (CRC)。

盡管圖 3 沒有描述傳播延遲補償，但延遲補償是一項重要功能，因為通過典型編碼器電纜的延遲約為 5ns/m。在 10m 電纜長度上，往返延遲為 100ns。對于 16MHz EnDat 2.2 時鐘，這等于 1.6 個時鐘周期的相移！因此，適當?shù)难舆t補償是 EnDat 2.2 主站的主要功能。

過去，EnDat 2.2 主控器在 FPGA 和 ASIC 上實現(xiàn)，最近在 Sitara AM437x 處理器等創(chuàng)新處理器上實現(xiàn)。Sitara AM437x 處理器利用可編程實時單元子系統(tǒng)和工業(yè)通信子系統(tǒng) (PRU-ICSS) 外設來實施 EnDat 2.2 主設備。EnDat 2.2 主固件可用于 Sitara AM437x 處理器，作為 Sitara 處理器的 SYS/BIOS 工業(yè)軟件開發(fā)套件 (SDK) 的一部分。

如果我們已準備好開始設計，請查看使用 EnDat 2.2 的位置編碼器接口的參考設計，以獲得符合 EMC 標準的接口，以及用于 Sitara AM437x 上 EnDat2.2 主設備的工業(yè)通信和電機控制的單芯片驅動器.