初創(chuàng)公司mqSemi提出了一種適用于基于功率 MOS 的器件的單點源 MOS (S-MOS) 單元概念。S-MOS 概念已通過使用 Silvaco Victory 工藝和設(shè)備軟件的 3D-TCAD 模擬在 1200V SiC MOSFET 結(jié)構(gòu)上進行了調(diào)整和實施。提供了全套靜態(tài)和動態(tài)結(jié)果，用于比較 S-MOS 與采用平面和溝槽 MOS 單元設(shè)計的參考 SiC MOSFET 2D 結(jié)構(gòu)。

多年來，使用 MOS 單元工藝和設(shè)計平臺，硅基功率器件（例如功率 MOSFET 和絕緣柵雙極晶體管 (IGBT)）的性能得到了極大的提高。這兩種器件都基于平面或溝槽 MOS 單元，以蜂窩或線性布局設(shè)計排列。

在硅基 MOS 器件上取得的成果可用于開發(fā) SiC 功率 MOSFET，其中高單元封裝密度是基本要求。為了改善器件的靜態(tài)和動態(tài)特性，在過去的幾年里，已經(jīng)提出了先進的3D設(shè)計理念。這些 3D 結(jié)構(gòu)類似于低壓 FinFET 單元結(jié)構(gòu)，其中排列多維溝道寬度以增加單元密度并降低通態(tài)電阻 R _DS(ON)。

采用 SiC 作為功率器件材料的優(yōu)點之一是能夠使用許多眾所周知的硅器件原理和加工方法。其中包括基本器件設(shè)計，例如垂直肖特基二極管或垂直功率 MOSFET（在通過 JFET 和 BJT 作為替代拓撲進行某些轉(zhuǎn)移之后）。因此，許多確保硅器件長期穩(wěn)定性的工藝可以應(yīng)用于 SiC。然而，更徹底的檢查表明，基于 SiC 的器件需要比基于 Si 的器件進行額外和不同的可靠性測試，包括具有特定特性和缺陷的材料、更大的帶隙和更高的電場——尤其是在結(jié)終端區(qū)域，操作與更高的溫度和開關(guān)頻率。

 S-MOS 單元概念
與這種三維結(jié)構(gòu)趨勢相一致的是 mqSemi 開發(fā)的 Singular Point Source MOS 單元概念（也稱為 S-MOS）。mqSemi 由 Munaf Rahimo 和 Iulian Nistor 創(chuàng)立，總部位于瑞士，致力于開發(fā)先進的功率半導(dǎo)體概念，解決電動汽車、汽車和可再生能源等應(yīng)用的下一代電力電子系統(tǒng)。mqSemi 在過去兩年中申請了 20 多項專利，已經(jīng)進行了大量的模擬，現(xiàn)在已準備好進入原型制作階段。mqSemi 團隊在 IGBT 方面獲得的多年經(jīng)驗和知識，有助于解決碳化硅 MOSFET 的關(guān)鍵問題，例如降低損耗、提供穩(wěn)健的短路模式、阻斷行為、柵極驅(qū)動控制和高頻率振蕩。

mqSemi 的 Rahimo 和 Nistor 表示：“我們相信，對于一個可持續(xù)發(fā)展的世界，我們將需要基于高效、緊湊、可靠和具有成本效益的功率半導(dǎo)體器件的應(yīng)用，這些器件是技術(shù)前沿和以創(chuàng)新為中心的?！?

S-MOS 的好處是雙重的：一方面，它使用獨特的方法仔細定義了總通道寬度，也稱為通道面積；另一方面，它可以實現(xiàn)更高的 MOS 單元封裝密度。此外，S-MOS 概念可以在 MOSFET 和 IGBT 上實現(xiàn)，從而提高開關(guān)性能，同時實現(xiàn)更高的效率和更低的整體損耗。

S-MOS 單元與標準平面單元和溝槽 MOS 單元的不同之處在于如何設(shè)計每個器件面積的總溝道寬度（W _ch參數(shù)）。如圖 1a 和圖 1b 所示，平面或溝槽 MOS 單元的溝道寬度 W _ch定義為 N++ 源極周圍的總外圍距離，它還取決于 MOS 單元排列的幾何形狀（線性或蜂窩布局設(shè)計）。S-MOS 單單元溝道寬度 W _ch，如圖 1c 所示，由 N++ 源極和 P_溝道結(jié) W _PNJ長度的小尺度尺寸定義。通過將這個小的幾何特征定位在溝槽側(cè)壁上，預(yù)定的單位溝道長度 W _chn提供。對于 S-MOS，N++ 和 P_溝道輪廓類似于平面單元的輪廓，但位于溝槽側(cè)壁上。因此，總溝道寬度取決于每個芯片的門控溝槽側(cè)壁的總數(shù)。如圖 1c 底部所示（紅色虛線），N++/P_通道結(jié)的形狀可以近似為四分之一圓，對于單個溝槽側(cè)而言，W _chn的尺寸約為 150-300 nm-墻。給定芯片面積的總 W _ch可以作為所有溝槽側(cè)壁上所有 W _{chn的總和獲得。}

S-MOS 概念已通過在 1200V SiC MOSFET 上進行的 2D 和 3D TCAD 模擬得到證明，包括 S-MOS 以及參考平面和溝槽結(jié)構(gòu)。

“在模擬過程中，我們發(fā)現(xiàn)了一個非常特殊的特征，這是我們沒有預(yù)料到的，在溝槽的側(cè)壁上，我們可以獲得所謂的通道寬度，它定義了基于擴散分布的總通道密度， ” mqSemi 說。

仿真是在 1200V SiC MOSFET 上進行的，因為通過 R _ds(on)測量的靜態(tài)損耗并不難評估。同樣的技術(shù)也可以應(yīng)用于不同的電壓等級。對所有器件結(jié)構(gòu)（S-MOS、Trench 和 2D Planar）進行了靜態(tài)和混合模式電感負載動態(tài)模擬，這些器件的總有效面積為 1cm ²。仿真得到的輸出電壓-電流特性如圖2所示；上圖是指最高 600V 的電壓范圍，而下圖是在 Vgs=15V 和 150°C 時放大到 1V。S-MOS 概念提供了低 R _ds(on)水平（約 3 mΩ-cm ²在 150°C），類似于溝槽電池。然而，如圖 2 所示，與其他參考模型相比，S-MOS 還提供平坦的飽和電流。

“我們發(fā)現(xiàn)我們有更好的切換可控性，這就是進入第三維的全部想法。與溝槽電池相比，我們獲得了大大降低的開關(guān)損耗，并且我們有更多的設(shè)計自由度來進一步優(yōu)化它并獲得更高的電池密度，”mqSemi 補充道。

在 150°C 下對所有器件的短路電流進行了仿真，顯示了 S-MOS 如何表現(xiàn)出更少的短溝道效應(yīng)并改善了傳導(dǎo)損耗和短路性能之間的權(quán)衡。盡管 S-MOS 概念仍需要進一步的設(shè)計優(yōu)化，但所展示的性能非常有前途，在 mqSemi，它們已為下一階段做好準備，即原型設(shè)計。