今日，華為正式公開(kāi)了“一種芯片堆疊封裝及終端設(shè)備”專利，專利于2019年9月提出申請(qǐng)，該專利涉及半導(dǎo)體技術(shù)領(lǐng)域，其能夠在保證供電需求的同時(shí)，解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問(wèn)題。

數(shù)碼博主@廠長(zhǎng)是關(guān)同學(xué) 稱，華為這次公開(kāi)的堆疊技術(shù)，意味著華為其實(shí)已經(jīng)完成了基礎(chǔ)測(cè)試和實(shí)驗(yàn)測(cè)試。

該博主表示，從他了解到的一些信息來(lái)看，堆疊芯片會(huì)在18個(gè)月內(nèi)與我們見(jiàn)面，到時(shí)候大家應(yīng)該會(huì)看到相關(guān)領(lǐng)域的應(yīng)用。

在今年3月的華為2021年年報(bào)發(fā)布會(huì)上，時(shí)任華為輪值董事長(zhǎng)郭平表示，未來(lái)華為可能會(huì)采用多核結(jié)構(gòu)的芯片設(shè)計(jì)方案，以提升芯片性能。同時(shí)，采用面積換性能，用堆疊換性能，使得不那么先進(jìn)的工藝也能持續(xù)讓華為在未來(lái)的產(chǎn)品里面，能夠具有競(jìng)爭(zhēng)力。

這也是華為首次公開(kāi)確認(rèn)芯片堆疊技術(shù)。也就是說(shuō)，可以通過(guò)增大面積，堆疊的方式來(lái)?yè)Q取更高的性能，實(shí)現(xiàn)低工藝制程追趕高性能芯片的競(jìng)爭(zhēng)力。

值得注意的是，博主@廠長(zhǎng)是關(guān)同學(xué) 還透露，對(duì)于硅基芯片堆疊技術(shù)的部分，其實(shí)華為已經(jīng)研判了很久，包括測(cè)試和方式也很多種，今天公開(kāi)的專利只是其中一個(gè)堆疊方法的專利展示。

新一代麒麟芯片是否會(huì)憑借堆疊技術(shù)與我們見(jiàn)面，值得期待。