數(shù)據(jù)中心工作負(fù)載正在迅速發(fā)展，要求具有不同的計(jì)算、內(nèi)存和 IO 功能組合的高計(jì)算密度。這正在推動(dòng)架構(gòu)從千篇一律的整體解決方案轉(zhuǎn)向可以針對(duì)特定應(yīng)用程序獨(dú)立擴(kuò)展的分解功能。

必須采用最新的流程節(jié)點(diǎn)來(lái)提供所需的計(jì)算密度。然而，使用傳統(tǒng)的單片 SoC 這樣做存在固有的劣勢(shì)，因?yàn)槌杀静粩嗌仙蜕鲜袝r(shí)間的挑戰(zhàn)會(huì)導(dǎo)致不利的經(jīng)濟(jì)性。為了解決這一困境，基于小芯片的集成策略正在出現(xiàn)，其中計(jì)算可以從最先進(jìn)的進(jìn)程節(jié)點(diǎn)中受益，而特定應(yīng)用的內(nèi)存和 IO 集成可以駐留在成熟的尾隨進(jìn)程節(jié)點(diǎn)上。

此外，將解決方案分解為可組合的部分為合作伙伴生態(tài)系統(tǒng)打開(kāi)了大門(mén)，他們可以獨(dú)立開(kāi)發(fā)優(yōu)化的小芯片，然后可以異構(gòu)混合并匹配成各種高度差異化且具有成本效益的解決方案。

小芯片方法實(shí)現(xiàn)了平衡的權(quán)衡，能夠通過(guò)單片方法從一組可組合的小芯片功能中提供過(guò)多的領(lǐng)域特定解決方案。計(jì)算小芯片往往會(huì)迅速采用領(lǐng)先的工藝節(jié)點(diǎn)，以獲得最佳性能、功率和面積。相反，內(nèi)存和 IO 功能利用混合信號(hào)功能，從最新節(jié)點(diǎn)中受益較少，并且需要更長(zhǎng)的驗(yàn)證周期，因此在成熟的后處理節(jié)點(diǎn)上集成小芯片更有利。

由于內(nèi)存和 IO 的配置通常是特定于工作負(fù)載的，因此在更具成本效益的節(jié)點(diǎn)上集成小芯片往往是一種高價(jià)值和差異化的 SoC 開(kāi)發(fā)。另一方面，計(jì)算小芯片變得更加通用，能夠在更廣泛的應(yīng)用程序和更高的資產(chǎn)管理機(jī)會(huì)中分?jǐn)偢叩那把毓?jié)點(diǎn)成本。最后，系統(tǒng)集成商可以混合和匹配小芯片以解決廣泛的應(yīng)用程序和產(chǎn)品 SKU，而不會(huì)產(chǎn)生新設(shè)計(jì)流片的高成本。

對(duì)于典型的高性能 CPU 設(shè)計(jì)，這些優(yōu)勢(shì)可以為每個(gè)產(chǎn)品節(jié)省至少 2000 萬(wàn)美元，并將上市時(shí)間縮短大約 2 年。成本節(jié)省來(lái)自 IP 許可、掩模組、EDA 工具和開(kāi)發(fā)工作的減少。上市時(shí)間優(yōu)勢(shì)源于與單一方法相比，集成、驗(yàn)證和產(chǎn)品化解決方案的復(fù)雜性顯著降低。最后，集成多個(gè)小芯片所需的封裝技術(shù)已經(jīng)進(jìn)入主流，并且不會(huì)顯著增加風(fēng)險(xiǎn)，從而將更具成本效益的產(chǎn)品推向市場(chǎng)。

要使多供應(yīng)商小芯片方法成為主流，需要做好兩件事：小芯片之間需要開(kāi)放且標(biāo)準(zhǔn)化的芯片到芯片 (D2D) 接口；一個(gè)功能特定的小芯片生態(tài)系統(tǒng)，可以很容易地集成以解決不同的應(yīng)用程序。行業(yè)領(lǐng)導(dǎo)者目前正在投入資源和努力，以確保在不久的將來(lái)解決這兩個(gè)因素。

開(kāi)放計(jì)算項(xiàng)目中的開(kāi)放域特定架構(gòu) (ODSA)工作組是 D2D 標(biāo)準(zhǔn)化工作的天然家園，確保它可以在數(shù)據(jù)中心和應(yīng)用程序中有效利用到 5G 網(wǎng)絡(luò)邊緣。多家供應(yīng)商正在推出其高度便攜的 D2D 線束 (BoW) PHY 技術(shù)，以提供小芯片之間的電氣物理層。在 PHY 層之上，Ventana 創(chuàng)建了一個(gè)輕量級(jí)的鏈路層，以在小芯片接口之間有效地傳輸標(biāo)準(zhǔn)互連協(xié)議。

將解決方案分解為小芯片上的通用可組合功能的優(yōu)點(diǎn)高度依賴于 D2D 接口屬性，以實(shí)現(xiàn)良好的性能-功耗-成本權(quán)衡。BoW 被視為一個(gè)引人注目的解決方案，因?yàn)樗梢砸暂^低的成本提供非常高的帶寬、低延遲、低功耗。此外，它的電路復(fù)雜性非常低，可以在多個(gè)客戶和產(chǎn)品線中得到更廣泛的采用。初始接口配置旨在提供高達(dá) 128GB/s 的原始帶寬吞吐量，延遲低于 8ns，并且有源功耗低于 0.5pJ/bit。

此外，圍繞標(biāo)準(zhǔn)化的 D2D 小芯片接口正在形成一個(gè)豐富的合作伙伴生態(tài)系統(tǒng)。幾家成熟的供應(yīng)商正在開(kāi)發(fā)一系列高速串行和處理框架，以支持廣泛的解決方案市場(chǎng)。除了數(shù)據(jù)中心，發(fā)展中的合作伙伴生態(tài)系統(tǒng)還專注于其他高增長(zhǎng)的細(xì)分市場(chǎng)，例如 5G 基礎(chǔ)設(shè)施、邊緣計(jì)算、汽車和終端客戶端設(shè)備。

RISC-V 可擴(kuò)展 ISA 提供了堅(jiān)實(shí)的基礎(chǔ)，可以將特定領(lǐng)域的加速與統(tǒng)一的軟件框架結(jié)合起來(lái)。這是創(chuàng)立 Ventana Micro Systems 的關(guān)鍵理由。我們希望通過(guò)數(shù)據(jù)中心級(jí)處理器將 RISC-V 帶入高性能 CPU 類別，以滿足超大規(guī)模和企業(yè)客戶的特定需求。我們選擇在合作伙伴生態(tài)系統(tǒng)中率先采用基于小芯片的方法，以實(shí)現(xiàn)技術(shù)的快速采用。

我們已經(jīng)證明，我們的計(jì)算小芯片可以在集成小芯片設(shè)計(jì)中處理和執(zhí)行自定義指令。這種方法提供了支持一系列解決方案的靈活性，在這些解決方案中，客戶可以選擇在單獨(dú)的小芯片上保持其差異化技術(shù)的私有性，或者直接與 Ventana 合作以實(shí)現(xiàn)更優(yōu)化的集成。

基于 Chiplet 的集成是一種必要且非常適合的方法，可以在數(shù)據(jù)中心和其他高增長(zhǎng)市場(chǎng)中實(shí)現(xiàn)新的顛覆性趨勢(shì)，例如分解服務(wù)器、異構(gòu)計(jì)算和特定領(lǐng)域的加速。除了能夠快速采用這些新興趨勢(shì)之外，與傳統(tǒng)的單片 SoC 相比，它還具有顯著的成本和上市時(shí)間優(yōu)勢(shì)。

ODSA 中 D2D 接口的標(biāo)準(zhǔn)化將使豐富的生態(tài)系統(tǒng)能夠支持這些來(lái)自一組可用小芯片的獨(dú)特、差異化的集成。RISC-V ISA 可擴(kuò)展性通過(guò)利用生產(chǎn)就緒的計(jì)算小芯片和支持生態(tài)系統(tǒng)，提供了在創(chuàng)紀(jì)錄的時(shí)間內(nèi)釋放特定領(lǐng)域加速的秘訣。