隨著 PC 板上的接口速度越來越快，管理電磁干擾 (EMI) 是設(shè)計(jì)人員面臨的最大挑戰(zhàn)之一。無用發(fā)射的可能原因有很多。以下是一些可能導(dǎo)致 EMI 問題的示例：

· 跨越參考平面間隙的高速走線?

· 靠近平面邊緣的高速走線?

· 高速走線的參考平面變化

使用設(shè)計(jì)規(guī)則檢查是一種快速定位潛在 EMI 來源的方法。盡管基于規(guī)則的檢查并不完美，但它為用戶提供了許多好處。3-D EM 仿真通常用于仿真 EMI 現(xiàn)象。然而，模擬結(jié)果并沒有確定輻射的原因，它們只向您展示了 EM 場(chǎng)的行為方式。即使仔細(xì)檢查模擬結(jié)果，通常也無法找到輻射源。

規(guī)則檢查以消除 EMI 源

讓我們看一個(gè)使用規(guī)則檢查來定位 EMI 源的示例。圖 1 中的 PCB 具有三個(gè) FPGA、四個(gè) DDR3 存儲(chǔ)設(shè)備和四個(gè) DDR2 設(shè)備。最常見的 EMI 來源之一是跨越間隙的高速走線。

圖 1：此 PCB 有一條穿過間隙的高速走線，可能會(huì)導(dǎo)致阻抗變化。

微帶線廣泛用于高速走線。它在走線的相鄰層中有一個(gè)參考平面。返回電流剛好低于信號(hào)電流(見圖 2)。該走線將具有非常穩(wěn)定的阻抗。

圖 2：對(duì)于微帶線，參考直接位于信號(hào)跡線下方，從而產(chǎn)生穩(wěn)定的阻抗并且無需擔(dān)心 EMI。

當(dāng)走線穿過參考平面的間隙時(shí)，如圖 1 中的 PCB 所示，返回電流需要繞過間隙。當(dāng)間隙太大或太寬時(shí)，信號(hào)會(huì)在間隙處反射。(圖3)

圖 3：當(dāng)產(chǎn)生間隙時(shí)，產(chǎn)生的跡線形成環(huán)形天線，輻射不需要的射頻能量。

環(huán)形電流形成一個(gè)環(huán)形天線，不幸的是，它是一個(gè)高效的輻射器。

要找到跨越間隙的跡線，可以使用 Mentor Graphics HyperLynx DRC 等工具編寫和執(zhí)行規(guī)則。這些規(guī)則易于編寫，無需準(zhǔn)備更復(fù)雜的 IBIS 模型。除了提高基于規(guī)則的方法的性能外，經(jīng)驗(yàn)不足的用戶使用起來也容易得多。

易用性、高性能和無需模型允許用戶在設(shè)計(jì)過程中根據(jù)需要多次運(yùn)行規(guī)則檢查。設(shè)計(jì)人員可以在設(shè)計(jì)的每個(gè)階段期間和之后運(yùn)行仿真，而不是在設(shè)計(jì)結(jié)束時(shí)運(yùn)行仿真(圖 4 中的上圖)。這可以很早地發(fā)現(xiàn)問題，并允許快速、廉價(jià)地糾正 EMI 問題。

圖 4：快速簡(jiǎn)單的規(guī)則檢查意味著您可以更頻繁地運(yùn)行檢查。

3D EM Simulation

基于規(guī)則的檢查快速、準(zhǔn)確，并且可由非專家用戶運(yùn)行。盡管如此，3D EM 仿真還是有用的，但通常需要 EMI 專家。

圖 5 顯示了兩個(gè)差分對(duì)(A 和 B)穿過兩個(gè)平面間隙(藍(lán)色箭頭)。在此設(shè)計(jì)中，上對(duì) (A) 的間隙更靠近其接收器和驅(qū)動(dòng)器，而下對(duì) (B) 的走線中間有間隙。在這種情況下，需要 3-D 電磁仿真。

圖 5：兩個(gè)差分對(duì)(A 和 B)采用不同的路徑。哪個(gè)更關(guān)鍵?

圖 6 中的 S 圖顯示了從 Nimbic nWave 仿真結(jié)果中獲得的 S(21) 曲線。它表明通道 B(紅線)在較低頻率下具有顯著的插入損耗。這表明發(fā)生了強(qiáng)烈的共振，因?yàn)榉祷仉娏髟谥型臼チ寺窂?。跡線 B 將導(dǎo)致更嚴(yán)重的 EMI 問題。

圖 6：兩個(gè)差分對(duì) A 和 B 的阻抗圖。

結(jié)論

如圖所示，基于規(guī)則的驗(yàn)證和 3D EM 模擬相輔相成?；谝?guī)則的 EMI 檢查允許搜索和識(shí)別已知的 EMI 發(fā)生器。然后，可以在設(shè)計(jì)的早期修復(fù)有問題的布局，因?yàn)樗梢钥焖偾伊畠r(jià)地完成。為了進(jìn)行更多分析，全 3D EM 仿真可以幫助設(shè)計(jì)人員找到困難的問題，以便他們也可以得到糾正。